2018-12-01から1ヶ月間の記事一覧
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログに、Google JAXの記事を書いたのが、2018年3月15日のJAX その実装コードも既に公開されています。JAX: Autograd and XLA 前回のブログでは、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今まであんまりケアしていなかったんだけど、ちょっと気になったので。 HUAWEIのAI関連：2018.10.12 ファーウェイ、AI戦略とあらゆるシナリオに対応する…
映画好きの戯言 1月の映画鑑賞 2月の映画鑑賞 3月の映画鑑賞 4月の映画鑑賞 5月の映画鑑賞 6月の映画鑑賞 7月の映画鑑賞 8月の映画鑑賞 9月の映画鑑賞 10月の映画鑑賞 11月の映画鑑賞 12月の映画鑑賞 2018年：合計: 139 / 1766 2017年：合計: 97 / 1627 2016…
映画好きの戯言 2018年12月の映画鑑賞 GYAO!三昧ですわ。 39本、(2018年合計、147 = 108本 + 39本)、うち劇場 : (10本)、GYAO!：(42本) HICK-ルリ13歳の旅(2011)/HICK(GYAO!) クロエちゃん、13、14歳の作品。。。 なんと、メジャーになる前のエディ・レッド…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった お髭の人が盛り上がっていたTVM and Deep Learning Compiler Conference 当日はTwitterにいろいろ流れてきたのですが、講演ビデオやスライドが公開され…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Ultra96を使った Caffe Machine の記事 : Caffein-AI-tor これ、真面目にやったら、色々なことが学べるね。 ・Ultra96 Xilinx PYNQ (Ultra96用のPYNQを…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった まだ、12月27日ですが、今日が今年最後の労働日なので。。。 最初に、今年は、人生の中で、一番と言ってもいいぐらい、色々なことがありました。 何とい…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 来たよ。Intelのプロセスで開発された初のFPGA、Stratix SX 10搭載のPAC。 お幾ら万円するのかはわかりませんが、これだけ買っても、開発できんですよ。…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日、[ 「PyTorch + XLA」のソースコード解析 (その2)]の続きで、6章と7章。。 ===================================================================…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 12月1日に、Qiitaの「TensorFlow Advent Calendar 2018」の初日(12/1)として、アップした「PyTorch + XLA」のソースコード解析ですが、みなさんへの「ク…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 既に100Mドルを調達している「Graphcore」。 このブログでの2017年5月17日に初めて取り上げて、その後、何度か、記事をアップしています。 2017/5/9、Gr…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として、 Productive parallel programming for FPGA with HLS スライドも公開されています。 => スライド 例題 (github) HLSの例題 (github) 仮想…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Kryo 485/Adreno 640搭載など、「Snapdragon 855」の技術が明らかに 凄い。凄すぎる。。。「Snapdragon 855」 この記事の中で一番のポイントは、下記の…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MediaTek Helio P90 仕様 Process : 12nm CPU : Arm Cortex-A75x2 (2.2GHz), Arm Cortex-A55x6 Memory : LPDDR4x-1866MHz 2ch, Max 8GB Storage : UFS 2…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今年7月10日のIdeinさん、ロンドン上陸にもあった、Actcast の α版 がリリースされました。 Actcast α版をリリースしました サービスサイトは、ここで、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Mainline Linux Support Getting Squared Away For $129 Intel SoC FPGA Board Intel SoC FPGA Board が 96Boards になって登場。 Cyclone V の SoC版が…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IntelのFPGAを利用した「Vision Accelerator」 White Paper : Introducing the Intel® Vision Accelerator Design with Intel® Arria® 10 FPGA FPGAは、…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった これって、SC18での発表資料なのかな？ Post-K Supercomputer with Fujitsu's Original CPU, A64FX Powered by Arm ISA CMG (Core Memory Group) ・12個…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TensorFlow Liteで、SubGraphクラスが導入されている。 TensorFlow r1.12までは無かったんですよ。 InterpreterクラスからこのSubGraphクラスへ実装を移…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Western Digital、プロセッサを発表――RISC-Vを活用によると、「RISC-V SweRV Cores」と「OmniXtend」をオープンソースにて公開したと。 引用 同社は同IP…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel nGraph で Halide はどのように使われているか？(その3)の続き。 src/ngraph/runtime/cpu/builder/halide_generators.cppに、get_halide_generato…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel nGraph で Halide はどのように使われているか？(その2)に続き。 cpu::op::HalideOpは、src/ngraph/runtime/cpu/op/halide_op.hpp にて宣言されて…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel nGraph で Halide はどのように使われているか？(その1)の続き。 実装は、src/ngraph/runtime/cpu/pass/halide_subgraph_extraction.cppの Halide…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 世界で一番、「Halide」の情報が集まっているのは、 下記のURLのあたしのブログの「Halide/Tiramisu」のカテゴリーですよ。 みなさん、ブックマークしま…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2018年3月18日に作成したメモですが、「Tensor Comprehensions」の活動がほぼ止まっているので、公開しときます。 Facebook AI Researchが公開したTenso…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CodePlayの人の講演資料： Comparing SYCL with HPX, Kokkos, Raja and C++ Executors The future of ISO C++ Heterogeneous Computingの資料から Page.…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Odoroidのx86なボード「Odroid-H2」は、このブログでも2018年10月25日に紹介しました。 The First Benchmarks Of The Intel-Powered ODROID-H2 $111 Boa…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった GraphCoreのチップが出てきたから2週間。 Graphcoreは、今度は、Pod を。。。 INTRODUCING THE GRAPHCORE RACKSCALE IPU-POD™ 1つのラ…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Amazon SageMaker Neo 特徴 ・TensorFlow, MXNet, PyTorch, XGBoost から モデルを入力可能 ・学習は AWS でやる ・ハードウェアは、Intel, Nvidia, Arm…
@Vengineerの戯言 : TwitterSystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AWSがARMプロセッサ「AWS Graviton Processor」を開発。搭載した「Amazon EC2 A1 インスタンス」発表。 ［速報］AWSがARMプロセッサ「AWS Graviton Proce…
