”Libero SoC Design Suite Version 2024.1 の IP を確認する8（PCI Express, PolarFire Dynamic Reconfiguration Interface）”の続き。
今回は、CoreJTAGDebug, MIV_ESS を見ていこう。
CoreJTAGDebug をインスタンスする。
CoreJTAGDebug Configurator を示す。
General Configuration の Number of DEbug Targets は 1 だった。つまり、JTAG を 1 個インスタンスする。
CoreJTAGDebug が SmartDesign 上にインスタンスされた。
さて、JTAG が 2 個になったらどうなるか調べてみよう。
CoreJTAGDebug Configurator で、General Configuration の Number of DEbug Targets を 2 にした。
Target 1 IR Code は 0x57 にしてみた。
CoreJTAGDebug は DEBUG_TARGET は 2 個に増えたが、JTAG_HEADER は 1 個のままだった。ありがたい。。。
MIV_ESS をインスタンスする。
MIV_ESS はソフトコアの RISC-V のようだ。General タブ
Peripherals が並んでいる。
uDMA, GPIO, I2C, PLIC, SPI, Timer, UART, Watchdog
Bootstrap タブ
APB タブ
uDMA タブ
GPIO タブ
PLIC タブ
SPI タブ
Timer タブ
UART タブ
MIV_ESS を SmartDesign にインスタンスした。
- 2024年10月01日 04:48 |
- Libero SoC
-
| トラックバック:0
-
| コメント:0
