FPGAの部屋 2024年10月17日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

HDMI TX Sample Design をやってみよう11

HDMI TX Sample Design をやってみよう10”の続き。

前回は、HDMI を PolarFire SoC Discovery Kit で実装できないということで落ち込んでしまってブログが書けなかったけど、PMOD VGA を使ってみようということで、気持ちを持ち直して、ブログを書く。。。
今回は、 HDMI_TX_SD SmartDesign から HDMI TX と PF_XCVR__ERM と PF_TX_PLL を削除して、Clock Conditioning Circuitry (CCC) を実装した。

Digilent の PMOD VGA をすでに持っているので、これを使って VGA 信号を出してみようと思う。
基板は作成せずにメス―メスのジャンパーワイヤで接続してみよう。

というわけで、前回の HDMI_TX_SD SmartDesign から HDMI TX と PF_XCVR__ERM と PF_TX_PLL を削除した。
Libero_SoC2_505_241017.png

PLLを実装する必要があるので、Clock Conditioning Circuitry (CCC) を実装する。
Clock Conditioning Circuitry (CCC) を右クリックし、右クリックメニューから Instantiate in HDMI_TX_SD を選択した。
Libero_SoC2_506_241017.png

Clock Conditioning Circuitry (CCC) の設定ダイアログが表示された。
Clock Option PLL タブ
Input Freqency を 50 MHzに設定した。
Libero_SoC2_507_241017.png

Output Clocks タブ
Output Clock 0 の Requested Frequency を 148.5 MHz に設定した。
Libero_SoC2_508_241017.png

OK ボタンをクリックした。
Warning ダイアログが表示された。
OK ボタンをクリックした。
Libero_SoC2_509_241017.png

Information ダイアログが表示された。
Libero_SoC2_510_241017.png

PF_CCC_C0_0 が実装された。
Libero_SoC2_511_241017.png
  1. 2024年10月17日 12:52 |
  2. Libero SoC
  3. | トラックバック:0
  4. | コメント:0