FPGAの部屋 2024年10月05日
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

PolarFire SoC MSS Configurator で作成した CXZ ファイルを Libero SoC 2024.1 に取り込む

PolarFire SoC FPGA で使用するツール”で PolarFire SoC MSS Configurator で作成した CXZ ファイルを Libero Component として、Libero Soc 2024.1 に取り込むことができるようだった。それを確かめてみようと思う。

最初に Libero SoC 2024.1 で MMStest プロジェクトを作成する。

Project の New... をクリックして、新規プロジェクトを作成する。

New Project ダイアログが開いた。
Project details 画面
Project name に MMStest と入力した。
Project location を設定した。
Preferred HDL typte はデフォルトの Verilog とした。
Next > ボタンをクリックした。
Libero_SoC2_403_241005.png

Device Selection 画面
Part Number は MPF5095T-1FCSG325E を指定した。
Libero_SoC2_404_241005.png

Device settings 画面
Default I/O technology はデフォルトの LVCMOS 1.8V だった。
Reserve pins for probes のチェックボックスにチェックが入っている。
Finish ボタンをクリックした。
Libero_SoC2_405_241005.png

MMStest プロジェクトが作成された。
Libero_SoC2_406_241005.png

Create SmartDesign をダブルクリックして、SmartDesign を作成する。

Create New Design ダイアログが表示された。
MMStest と入力して、OK ボタンをクリックした。
Libero_SoC2_410_241005.png

MMStest SmartDesign が生成された。
Libero_SoC2_407_241005.png

Design Hierarchy タブをクリックした。
work -> MMStest を右クリックし、右クリックメニューから Set As Root を選択した。

File メニューから Import -> MMS Components を選択した。(下の図は Set As Root を行う前のものなので、rootを設定しろという黄色の表示が見えているけど、もう見えていないはず)
Libero_SoC2_408_241005.png

Windows 11 で polarfire-soc-discovery-kit-reference-design をやってみよう8(PolarFire SoC MSS Configurator 3)”の MPFS_DISCOVERY_KIT_MSS.cxz ファイルを選択して開いた。
Libero_SoC2_409_241005.png

MPFS_DISCOVERY_KIT_MSS がインポートされた。
Libero_SoC2_411_241005.png

Design Hierarchy タブをクリックする。
Work -> MPFS_DISCOVERY_KIT_MSS を MMStest SmartDesign にドラック・アンド・ドロップすると、シンボルが生成された。
Libero_SoC2_412_241005.png

これで、ハードコア RISC-V の設定を MMS Configurator で設定して、Libero SoC 2024.1 に取り込む方法が分かったけど、Libero SoC 2024.1 で作成した AXI4 インターフェースを持つデバイスをどうやって、SoftConsoleに認識させるのか?はまだ良く分かっていない。。。
  1. 2024年10月05日 15:17 |
  2. Libero SoC
  3. | トラックバック:0
  4. | コメント:0

Libero SoC Design Suite Version 2024.1 の IP を確認する12(VDMA, RGBtoYCbCr, PF_XCVR_ERM)

Libero SoC Design Suite Version 2024.1 の IP を確認する11(MIPI CSI2 RxDecoder PF, CNN Accelerator)”の続き。

今回は、VDMA, RGBtoYCbCr, PF_XCVR_ERM をインスタンスする。

VDMA をインスタンスする。

VDMA の設定ダイアログを示す。
Libero_SoC2_396_241004.png

VDMA_C0_0 がインスタンスされた。
Libero_SoC2_397_241004.png

RGBtoYCbCr をインスタンスする。

RGBtoYCbCr の設定ダイアログを示す。
Data Width は 8, 10, 12, 14, 16 に設定できる。
No of Pixels は 1, 4 に設定できる。
YCbCr Conversion Format は YCbCr444, YCbCr422 に設定できる。
Video Interface は Native, AXI4-Stream に設定できる。
Libero_SoC2_398_241004.png

RGBtoYCbCr_C0_0 がインスタンスされた。
Libero_SoC2_399_241004.png

Libero SoC Design Suite Version 2024.1 の IP を確認する10(Mi-V RV32, HDMI TX)”で取り上げた HDMI TX だが、出力が 10 ビットの信号となっていて、HDMI に出力できないので、何らかのシリアライザが必要だと思っていた。
”HDMI TX IP User Guide”の 19 ページの”Figure 6-1. HDMI TX Sample Design”に HDMI TX 用のシリアライザの PF_XCVR_ERM が乗っていたので、それを実装してみよう。
”Figure 6-1. HDMI TX Sample Design”を引用する。
Libero_SoC2_402_241004.png

PF_XCVR_ERM をインスタンスする。

Peripherals -> Transceiver Interface を SmartDesign にドラック&ドロップする。
Transceiver Interface の設定ダイアログが開いた。

最初に左上の PF_XCVR_default_configuration を右クリックし、右クリックメニューから Apply を選択した。
Libero_SoC2_444_241009.png

下の図のように設定を行った。
Libero_SoC2_400_241004.png

PF_XCVR_ERM_C0_0 がインスタンスされた。
Libero_SoC2_401_241004.png
  1. 2024年10月05日 04:22 |
  2. Libero SoC
  3. | トラックバック:0
  4. | コメント:0