”
Sapphire SoC の userTimerDemo をやってみる1（Efinity で Sapphire SoC に Timer0 を追加）”の続き。
Github の Xyloni の
soc_sap_t8 に Timer0 を追加して userTimerDemo をやってみようということで、前回は、Efinity 2023.2 で soc_sap_t8 の sapphire0 を編集して Timer0 を追加し、論理合成、Place & Route、ビットファイルの生成を行った。今回は、Efinity Programmer を起動して、Timer0 を追加した Sapphire SoC を Xyloni Development Kit にコンフィギュレーションした。
Efinity 2023.2 で Tools メニューから Open Programmer を選択して、Efinity Programmer を起動した。
Efinity Programmer が起動した。
Select Image File ボタンをクリックした。
Open Image File ダイアログが表示された。
/media/masaaki/Ubuntu_Disk/Efinity/xyloni/design/soc_sap_t8/outflow/soc_sap_t8.hexファイルを選択して、Open ボタンをクリックした。
Programming Mode を SPI Active モードに変更する。
Programming Mode を SPI Active モードに変更した。
Xyloni Development Kit を USB ケーブルで Ubuntu 22.04 のパソコンに接続した。
Start Program ボタンをクリックし、HEX ファイルを Xyloni Development Kit に書き込んだ。
HEX ファイル形式の FPGA のビットストリームを Xyloni Development Kit に書き込んだ。
- 2024年04月25日 08:25 |
- Efinity IDE
-
| トラックバック:0
-
| コメント:0
