| 例文 (7件) |
順序回路の合成の部分一致の例文一覧と使い方
該当件数 : 7件
合成順序制御回路３は、合成回路４による画像の合成順序を制御する。例文帳に追加
A composing order control circuit 3 controls the composing order of images by the composing circuit 4. - 特許庁
合成回路４は、読み出し回路２によって読み出された画像を所定の順序で合成する。例文帳に追加
A composing circuit 4 composes the images read out by the read out circuit 2 in a prescribed order. - 特許庁
同期式順序回路の状態割当て最適化装置、論理合成装置、同期式順序回路の状態割当て最適化方法、同期式順序回路の状態割当て最適化処理プログラムおよび可読記録媒体例文帳に追加
OPTIMIZING DEVICE, OPTIMIZING METHOD AND OPTIMIZING PROCESSING PROGRAM OF STATUS ASSIGNMENT OF SYNCHRONOUS SEQUENTIAL CIRCUIT, READABLE RECORDING MEDIUM AND LOGIC SYNTHESIZER - 特許庁
同期式順序回路の状態割当て最適化装置、同期式順序回路の状態割当て最適化方法、論理合成装置、プログラム、および可読記録媒体例文帳に追加
STATE ASSIGNMENT OPTIMIZATION DEVICE FOR SYNCHRONOUS SEQUENTIAL CIRCUIT, STATE ASSIGNMENT OPTIMIZATION METHOD FOR SYNCHRONOUS SEQUENTIAL CIRCUIT, LOGIC COMPOUNDING DEVICE, PROGRAM AND READABLE RECORDING MEDIUM - 特許庁
同期のタイミングをずらすことなく、消費電力を確実に削減可能な順序回路および論理合成装置を提供する。例文帳に追加
To provide a sequential circuit and a logic synthesis circuit capable of surely reducing power consumption without shifting synchronous timing. - 特許庁
電力分配回路又は合成回路において、特性インピーダンスがＺｏの√２倍の線路とアイソレータと特性インピーダンスＺｏの線路の順序で接続された構成の線路を、特性インピーダンスがＺｏの√２倍の線路の側から２本を並列に分配元又は合成の特性インピーダンスＺｏの線路へ接続することを特徴とするミリ波帯電力回路。例文帳に追加
This invention provides a millimeter wave band power circuit that is the power distribution circuit or the power combiner circuit, where two lines each consisting of a series connection comprising a line whose characteristics impedance is √2.Zo, an isolator and a line whose characteristic impedance is Zo in this order are connected in parallel with a distribution source or a synthesis line whose characteristic impedance is Zo. - 特許庁
本発明による方法は、パストランジスタ論理回路を構成する方法であって、ＣＭＯＳ論理合成アルゴリズムを利用して論理合成を行うステップと、所定の制約条件に応じて、前記論理合成の結果からそれぞれ変数順序を有する複数の二分決定木を生成するステップと、前記複数の二分決定木をマッピングすることにより、それぞれ１以上のパストランジスタを含む複数のパストランジスタ論理回路を得るステップとを包含する。例文帳に追加
The method for constituting a pass transistor logic circuit includes a step for logic composition using CMOS logic composing algorithm, a step for generating binary decision trees each having a variable order from the result of the logic composition in accordance with specified constraints, and a step for obtaining a plurality of pass transistor logic circuits each including ≥1 pass transistor by mapping the binary decision trees. - 特許庁
| 例文 (7件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
