「装置絶縁技術」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ゲート電極を加工する際、ゲート絶縁膜がダメージを受けにくい半導体装置の製造技術を提供する。例文帳に追加

To provide a manufacturing technique for a semiconductor device in which a gate insulating film is difficult to damage when a gate electrode is worked. - 特許庁

半導体装置の製造過程において発生するゲート絶縁膜の不良を高感度に検出できる品質管理技術を提供する。例文帳に追加

To provide a quality control technology for detecting, with high sensitivity, the defects in a gate insulating film generated in the manufacturing process of a semiconductor device. - 特許庁

絶縁基板を割断する工程を含んだ液晶表示装置の製造でより高い歩留まりを実現するのに有利な技術を提供する。例文帳に追加

To provide a technique advantageous for attaining higher yield in manufacture of a liquid crystal display including a step for cutting an insulating substrate. - 特許庁

液晶表示装置の透明電極膜の一部にこれまでになく簡単且つ良好に絶縁部を形成できる画期的な技術を提供する。例文帳に追加

To provide epoch-making technology capable of forming an insulating part at a part of transparent electrode film of a liquid crystal display device simple and successfully more than ever before. - 特許庁

ゲート絶縁膜にハフニウムを含む絶縁膜を使用したＭＩＳＦＥＴを有する半導体装置において、ＭＩＳＦＥＴの信頼性向上を図ることができる技術を提供する。例文帳に追加

To provide a technology of improving reliability of an MISFET in a semiconductor device having an MISFET where an insulating film containing hafnium is used in the gate insulating film. - 特許庁

電気回路稼動状態で、電気設備技術基準規定に基くレベルでの対地絶縁抵抗判定を高精度に行なう事が可能な絶縁監視装置を提供する。例文帳に追加

To provide an insulation level monitoring device capable of accurately performing ground insulation resistance determination at the level based on an electrical facility technical reference requirement in an electrical facility operation state. - 特許庁

プラズマを用いた絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）の製造技術に関し、微細パターンの加工においてもゲート絶縁膜の損傷を防止できる半導体装置の製造方法を提供することである。例文帳に追加

To provide a method for manufacturing a semiconductor device capable of preventing damages to a gate insulating film even during a fine pattern process with respect to the manufacturing technology of an insulating gate field effect transistor (IGFET) using plasma. - 特許庁

トレンチの底部が埋込絶縁体で充填されているとともに、埋込絶縁体で充填されていないトレンチ浅部領域の両側面に、絶縁膜が形成されている構成を有する半導体装置の耐圧を向上する技術を提供する。例文帳に追加

To provide a technique for improving the breakdown voltage of a semiconductor device having a structure where a buried insulator is formed at a bottom section of a trench, and insulating films are formed on both side surfaces of a shallow section of the trench not filled with the buried insulator. - 特許庁

トレンチの深部に埋め込み絶縁体が形成されており、トレンチの浅部の壁面に絶縁層が形成されており、その絶縁層の内側にトレンチ内導体が充填されている構成の半導体装置の耐圧を向上させる技術を提供する。例文帳に追加

To provide a technique for improving a breakdown voltage in a semiconductor device, where a buried insulator is formed at a deep section in a trench, an insulating layer is formed on the wall surface of a shallow section in the trench, and the inside of the insulating layer is filled with a trench inner conductor. - 特許庁

トレンチの深部に埋め込み絶縁体が形成されており、トレンチの浅部の側壁に絶縁層が形成されており、その絶縁層の内側にトレンチ内導体が充填されている構成を備えている半導体装置の耐圧を向上させる技術を提供する。例文帳に追加

To provide a technique for improving the breakdown voltage of a semiconductor apparatus configured so that a buried insulator is formed at a deep portion of a trench, an insulating layer is formed on a side wall of a shallow portion of the trench, and an in-trench conductor is charged inside the insulating layer. - 特許庁

空気中に存在する帯電した気体分子や微粒子であるイオンの濃度を測定する装置に於いて、このイオンが測定装置内に滞留し又電極に固着することにより惹起されるイオン濃度の測定不良や絶縁部分の絶縁不良現象を防止すべくした技術を提供する。例文帳に追加

To provide a technique for preventing concentration measuring fault of ions or electrical insulation inferior phenomenon, caused by the stagnation of ions in a concentration measuring instrument or the fixing of ions to an electrode in the concentration measuring instrument of ions being charged gas molecules or fine particles present in air. - 特許庁

Ｌｏｗ−ｋ膜を層間絶縁膜として用いた半導体装置であっても、ダイシング時に発生するクラックがシールリング部へ伝播するのを抑制し、半導体装置の信頼性を向上する技術を提供する。例文帳に追加

To provide a technique that suppresses the propagation of cracking generated at the time of dicing to improve reliability in semiconductor device even in the semiconductor device using a low-k film as an interlayer insulating film. - 特許庁

Ｌｏｗ−ｋ膜を層間絶縁膜として用いた半導体装置であっても、ダイシング時に発生するクラックがシールリング部へ伝播するのを抑制し、半導体装置の信頼性を向上する技術を提供する。例文帳に追加

To provide a technology of suppressing the propagation of cracks caused at the time of dicing to a seal ring part and improving the reliability of the semiconductor device even in the semiconductor device using a low-k film as an interlayer insulating film. - 特許庁

ＳＴＩ技術によって素子分離形成した不揮発性半導体記憶装置において絶縁不良を解消した不揮発性半導体記憶装置及びその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device which cancels an insulation fault in the nonvolatile semiconductor memory device which carried out isolation formation with an STI technology, and to provide a method of manufacturing it. - 特許庁

埋め込み配線形成技術を適用して微細な配線を形成しつつも、プロセス中において層間絶縁膜の膜剥がれや変形などを発生させることなく、膜強度の低い低誘電率膜を層間絶縁膜として用いた半導体装置を得る。例文帳に追加

To provide a semiconductor device which forms a fine interconnection using buried interconnection forming techniques without causing the separation or deformation of an interlayer insulation film during processes, and which uses a film of low permittivity having low film strength as the interlayer insulation film. - 特許庁

ベース層と埋込絶縁層と活性層が順に積層されている積層基板を利用して形成されている半導体装置において、活性層を厚膜化することなく埋込絶縁層と活性層の境界に多結晶半導体領域を形成することができる技術を提供する。例文帳に追加

To provide a technology of forming a polycrystalline semiconductor region of a semiconductor apparatus formed by using a laminated substrate with a base layer, a buried insulating layer, and an active layer laminated in this order in a boundary between the buried insulating layer and the active layer without thickening the film of the active layer. - 特許庁

ゲート絶縁膜や保護膜として好適に適用可能な緻密で高品質の絶縁膜を、ガラス基板に歪み点以下の温度で形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。例文帳に追加

To provide a technique for forming a dense insulating film of high quality suitably applicable as a gate insulating film or a protective film, at a temperature below the deformation point on a glass substrate and to apply a semiconductor device for realizing high reliability with high performance using the technique. - 特許庁

Ｃｕ配線とベンゾシクロブテン（ＢＣＢ）絶縁膜とＣｒ密着層とを含むダマシン配線構造を有する半導体装置の製造コストを低減するための技術を提供する。例文帳に追加

To provide a technology that reduces a cost for manufacturing a semiconductor device having a damascene wiring structure containing a copper wiring, a benzocyclobutene (BCB) insulating film, and a chromium adhered layer. - 特許庁

発振回路を形成する半導体装置内部のトランジスタのゲート絶縁膜が静電気によって破壊されるのを抑制することのできる技術を提供する。例文帳に追加

To provide a technique which can restrain breakdown of the gate insulating film of a transistor inside a semiconductor device forming an oscillation circuit in which breakdown is caused by static electricity. - 特許庁

バリア導体膜と有機絶縁膜との密着性を向上し膜剥がれを防止することができる半導体装置およびその製造技術を提供する。例文帳に追加

To provide a semiconductor device wherein adhesiveness between a barrier conductor film and an organic insulating film is improved and film peeling can be prevented, and to provide its manufacturing method. - 特許庁

ガス検知半導体装置１は、シリコン基板２上に形成され、当該シリコン基板２は、ＣＭＯＳ技術互換性のある高温金属からなるヒーター６が埋め込まれた酸化ケイ素絶縁薄膜３を有している。例文帳に追加

The gas-sensing semiconductor device 1 is fabricated on a silicon substrate 2 having a thin silicon oxide insulating layer 3 in which a resistive heater 6 made of a CMOS compatible high temperature metal is embedded. - 特許庁

ＣＭＰ技術による平坦化工程において、より制御性の高い層間絶縁膜の厚さを確保できる半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device and a method for manufacturing it, in which the thickness of an interlayer insulating film of higher controllability is secured, related to a planarization process using a CMP technology. - 特許庁

ゲート絶縁膜をＨｉｇｈ−ｋ材料で構成し、ゲート電極をメタル材料で構成するＨＫ／ＭＧトランジスタを有する半導体装置において、安定した動作特性を得ることのできる技術を提供する。例文帳に追加

To provide a technique capable of acquiring stable operation characteristics in a semiconductor device having an HK/MG transistor in which a gate insulating film is composed of a High-k material and a gate electrode is composed of a metal material. - 特許庁

ＳＴＩ技術により素子分離絶縁膜が形成され、基板表面は平坦であり、トレンチ端部の落ち込みが抑制された半導体装置の製造方法を提供する。例文帳に追加

To provide the manufacture method of a semiconductor device, where an element separation insulating film is formed by means of STI technology, substrate surface is flat and the drop in the end part of a trench is suppressed. - 特許庁

電解めっき法を用いて形成される外部端子を有する半導体装置の製造において、半導体チップの裏面から絶縁性樹脂層が剥がれ難くすることのできる技術を提供する。例文帳に追加

To provide the technique that makes an insulating resin layer unlikely to peel from a backside of a semiconductor chip in manufacture of a semiconductor device having an external terminal formed using an electrolytic plating method. - 特許庁

空孔を有する絶縁膜が充填されたトレンチを設けた半導体基板を備える半導体装置の製造方法において、該空孔の大きさや形状等のコントロールを実現する技術を提案する。例文帳に追加

To propose a technique for achieving controls of size and shape or the like of a hole in a method of manufacturing a semiconductor device equipped with a semiconductor substrate provided with a trench which has the hole and is filled up with an insulating film. - 特許庁

２ｎｍ以下のゲート絶縁膜を備えたＭＩＳＦＥＴの駆動能力を向上して半導体装置の高速化を実現することのできる技術を提供する。例文帳に追加

To provide a technology to realize a faster semiconductor device by improving the driving ability of a MISFET comprising a gate insulating film of 2 nm or smaller. - 特許庁

高電圧発生部とX線管とを同一の絶縁油で満たされた高電圧タンクに封入実装するモノタンク型のX線発生装置の小型化を図るための実装技術を提供する。例文帳に追加

To provide a mounting technology for aiming at downsizing of a mono-tank type X-ray generating device which seals in and mounts a high-voltage generating part and an X-ray tube in a high-voltage tank filled with the same insulation oil. - 特許庁

半導体基板上に形成される絶縁体の溝の深さを、下部配線構造の影響を受けずに正確に測定できる方法と装置、および、形成された段差や膜厚を測定する技術を提供すること。例文帳に追加

To provide a method and instrument by which the depth of the groove of an insulating material formed on a substrate can be measured accurately without being affected by an underlying wiring structure and a technology by which the height of a formed step or the thickness of a formed film can be measured. - 特許庁

電気光学装置のＴＦＴアレイ基板の製造工程において、ゲート絶縁膜２を形成した後、フォトリソグラフィ技術により、エッチングマスクを形成し、エッチングマスクの開口からゲート絶縁膜２の所定領域を選択的にエッチングして、ゲート絶縁膜２の所定領域を薄くする。例文帳に追加

In the step of manufacturing the TFT array substrate of the electro-optical device, a gate insulating film 2 is formed, an etching mask is then formed by photo-lithography techniques, and a predetermined area of the gate insulating film 2 is selectively etched from the opening of the etching mask to thin the predetermined area of the gate insulating film 2. - 特許庁

下地絶縁層の下層側に支持基板と別の材料からなる層を形成する場合でも、支持基板と半導体基板との貼り合わせ技術を好適に適用することのできる半導体装置、電気光学装置、および半導体装置の製造方法を提供する。例文帳に追加

To provide a semiconductor device capable of ideally applying a bonding technology for bonding a support substrate to a semiconductor substrate even if forming a layer comprising the support substrate and other materials at the lower layer side of a ground insulating layer, and to provide an electro-optical device and a method of manufacturing a semiconductor device. - 特許庁

空気中に存在する帯電した気体分子や微粒子であるイオンの濃度を測定する装置に於いて、このイオンが測定装置内に滞留し又電極に固着することにより惹起されるイオン濃度の測定不良や絶縁部分の絶縁不良現象を空気イオン濃度測定清浄制御部により防止すべくした技術を提供する。例文帳に追加

To provide a technique for preventing concentration measuring failure of ions, which are the charged gas molecules or fine particles present in the air, or the insulation failure phenomenon of an insulating part brought about by the stagnation of the ions in a measuring instrument of the fixing of the ions to an electrode by an air ion concentration measuring and cleaning control part, in a system for measuring the concentration of the ions. - 特許庁

本発明に係るフロートゲートメモリ装置は、ナノスケールフロートゲートメモリ装置において維持特性を向上させ、多数のセル絶縁層を用いて多数のフロートゲートセルアレイを垂直方向に積層し、セル集積容量を高める技術を開示する。例文帳に追加

To obtain a nano scale float gate memory in which maintenance characteristics are enhanced, and an integration capacity of a cell is enhanced by stacking a large number of float gate cell arrays in the vertical direction by using a large number of cell insulation layers. - 特許庁

ガラス基板上に半導体膜や絶縁膜を積層形成するトランジスタに対し、熱処理による基板の収縮の影響を無くして、その上で緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。例文帳に追加

To obtain a technology for forming a high quality compact insulating film in a transistor forming a semiconductor layer and an insulating layer on a glass substrate by eliminating the effect of expansion/contraction of the substrate due to a heat treatment, and to obtain a semiconductor device in which high performance and high reliability are realized using that technology. - 特許庁

自己整合コンタクト技術を行う半導体装置の製造方法において、オフセット絶縁膜、サイドウォール絶縁膜、エッチングストッパ層等を窒化シリコン膜で形成すると、成膜時に発生した水素によって、ホウ素の基板への突き抜けが生じ、それによって、トランジスタ特性を劣化させていた問題の解決を図る。例文帳に追加

To solve a problem of deterioration of transistor characteristics that a in a method for manufacturing a semiconductor device which carries out a self-aligning contact technique, if an offset insulation film, a side wall insulation film, an etching stopper film and the like are formed with a silicon nitride film, there occurs piercing into a substrate made of boron with hydrogen generated when a film is formed. - 特許庁

高誘電率ゲート絶縁膜とメタルゲート電極を有するＣＭＩＳＦＥＴを備えた半導体装置において、ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴのしきい値電圧の上昇を防ぐことができる技術を提供する。例文帳に追加

To provide a technique capable of preventing increase in threshold voltage of an n-channel type MISFET and a p-channel type MISFET in a semiconductor device comprising a CMISFET having a high-dielectric gate insulating film and a metal gate electrode. - 特許庁

接合分離技術を用いてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）と同一半導体基板上に制御回路を形成する際に発生する寄生素子によるラッチアップを防止しつつ、入力信号の伝送損失を低減する半導体装置を提供する。例文帳に追加

To provide a semiconductor device for reducing the transmission loss of an input signal, while preventing latchup by a parasitic element caused, when forming a control circuit on the same semiconductor substrate as that of an IGBT (insulating gate bipolar transistor), by using a junction isolation technology. - 特許庁

反射電子結像による検査装置において、絶縁物からなる試料においても電子線照射による負帯電を解消し、極微小の異物や欠陥の高感度検出を高速に行うことが可能となる検査技術を提供する。例文帳に追加

To provide an inspection technology capable of carrying out high-sensitivity detection of microscopic contamination or detects at high speed by eliminating negative charge by electron beam irradiation in a sample made of an insulator, in an inspection device by a reflection electron image. - 特許庁

ガラス基板上に形成するＴＦＴなどの薄膜素子において、その製造工程の熱処理による基板の収縮の影響を無くして、緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。例文帳に追加

To apply a technique for forming a fine, high-performance insulating film by eliminating the influence of contraction on a substrate by heat treatment in a manufacturing process in a thin film element, such as a TFT formed on a glass substrate, and to provide a semiconductor device for achieving high performance and superior reliability by using the technique. - 特許庁

ナノスケールチャージトラップインシュレータメモリ装置において維持特性を向上させ、多数のセル絶縁層を用いて多数のチャージトラップインシュレータセルアレイが垂直方向に積層してセル集積容量を高める技術を開示する。例文帳に追加

To provide a technology which improves a maintenance characteristics of a nanoscale charge trap insulator memory unit device and increases a cell integrated capacity by a large number of charge trap insulator cell arrays laminated to the vertical direction with the use of multiple of cell insulator layers. - 特許庁

ナノスケールチャージトラップインシュレータメモリ装置において維持特性を向上させ、多数のセル絶縁層を用いて多数のチャージトラップインシュレータセルアレイが垂直方向に積層してセル集積容量を高める技術を開示する。例文帳に追加

To disclose a technology for enhancing retaining characteristics in a nano scale charge trap insulator memory and increasing a cell integration capacity by stacking a large number of charge trap insulator cell arrays in the vertical direction using a large number of cell insulation layers. - 特許庁

半導体微細加工技術を用いて装置を作製し、小孔を持つ絶縁膜に分離された二つの液溜めと、二つの液溜めのそれぞれに設置された二つの電極と、二つの液溜めに金属イオンを含む溶液が満たされ、前記二つの電極間に電圧を加えて小孔を通過する金属イオンによる電流を計測できる装置を備える。例文帳に追加

The apparatus is manufactured using semiconductor micromachining technology and comprises two liquid reservoirs separated by an insulation film having pores, two electrodes disposed in two liquid reservoirs, respectively, and a device for measuring a metal ion current passing through the pores when a voltage is applied between the two electrodes. - 特許庁

層間絶縁膜平坦化、シャロートレンチ分離形成、金属埋め込み配線形成等のＣＭＰ技術において、酸化珪素膜、金属埋め込み膜等へ研磨傷を発生させずに短時間でＣＭＰが実施できる微粒子、研磨材、それを用いた基板の研磨方法、半導体装置の製造方法を提供する。例文帳に追加

To provide microparticles capable of performing CMP in a short time without causing grinding defects on a silicon oxide membrane, a metal embedded membrane and the like in CMP technologies such as interlayer insulating film planarization, shallow trench separation forming and metal embedding wiring forming, to provide an abrasive, and to provide a method for grinding substrates and a method for producing the semiconductor devices by using the abrasive. - 特許庁

半導体基板の上に形成された絶縁層または金属配線の表面を研磨により平滑にする機械的な平坦化工程で使用するための研磨装置または研磨パッドにおいて、半導体基板全面が均一に平坦化されまたウェーハエッジ近くまで均一な研磨が達成できる技術を提供するものである。例文帳に追加

To uniformly make flatness in the total surface of a semiconductor substrate, and attain uniform polishing up to in the vicinity of a wafer edge, in a polishing device or a polishing pad for use in a mechanical flatting process smoothing by polishing a surface of an insulation layer or metal wiring formed on the semiconductor substrate. - 特許庁

表示装置１Ａは、基板１１上にゲート電極１２ａを形成した後、積層膜２４の形成工程において、ゲート電極１２ａ上にゲート絶縁膜１３を介して、半導体層１４、第１保護膜１５、第２保護膜１６、平坦化膜１７、ソース・ドレイン電極層１８および画素分離膜１９を、フォトリソグラフィ技術を用いて形成する。例文帳に追加

A display device 1A forms a gate electrode 12a on a substrate 11 and then forms a semiconductor layer 14, a first protection film 15, a second protection film 16, a planarizing film 17, a source/drain electrode layer 18, and a pixel separation film 19 on the gate electrode 12a through a gate insulating film 13 during a process of forming a laminated film 24 using a photolithographic technique. - 特許庁