「自動論理図」に関連した英語例文の一覧と使い方 - Weblio英語例文検索
1153万例文収録!

「自動論理図」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > 自動論理図に関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

自動論理図の部分一致の例文一覧と使い方

該当件数 : 15



例文

論理メモリ空間を自動構築して集積回路設計の効率化をる。例文帳に追加

To increase the efficiency of integrated circuit design by automatically constructing a logical memory space. - 特許庁

論理を類推不能でかつ、不具合を再現可能なHDLデータを自動的に生成する。例文帳に追加

To automatically create HDL data that makes it impossible to infer logical intentions and that is capable of reproducing a problem. - 特許庁

バス構造の最適化をりながら、論理回路を構成するセルの配置配線を自動的に行う自動配置配線装置を得る。例文帳に追加

To provide an automatic layout and wiring device for automatic layout and wiring of cells constituting a logic circuit while optimizing a bus structure. - 特許庁

ゲーテッドクロック回路化することなしに作成された論理回路のハードウエア記述にゲーテッドクロック供給回路を自動挿入し、論理回路の設計作業の高効率化と論理回路の低消費電力化をることができる論理回路設計装置を提供する。例文帳に追加

To provide a logic circuit designing device which can realize highly efficient design work and low power consumption of a logic circuit by automatically inserting a gated clock supply circuit into a hardware description of the logic circuit generated without forming a gated clock circuit. - 特許庁

例文

これにより、削除情報付加回路データ16が得られ、論理回路のハードウエア記述を自動生成することができる。例文帳に追加

Consequently, the deletion information added circuit diagram data 16 are obtained and the hardware description of a logic circuit can automatically be generated. - 特許庁


例文

論理回路から直接シーケンスプログラムを自動生成する方法において、単一のプログラム自動生成ルーチンで、複数の回路入力ソフトのデータ形式に対応可能とする。例文帳に追加

To enable a single automatic program generation routine to deal with plural data formats of circuit chart input software concerning a method for automatically generating a sequence program directly from a logic circuit chart. - 特許庁

論理合成後のLSIに遅延故障の検出が可能なテスト回路を自動挿入することができ、テスト容易化設計工数の低減化をることができるテストクロック回路自動挿入方法を提供する。例文帳に追加

To provide a test clock circuit automatic insertion method capable of automatically inserting a test circuit capable of detecting a delay failure in an LSI after logic synthesis and reducing test facilitation design manhour. - 特許庁

この論理構造データのノードを形データに置換するとともにエッジを接続配線に置換して面生成手段15がブロック面データをデータ生成するので、集積回路装置のRTLデータからブロック自動生成される。例文帳に追加

Since a drawing generation means 15 generates the drawing data of each block diagram by substituting the graphic data for the nodes of the logical structure data and substituting connection wires for the edges, the block diagram can be automatically generated from the RTL data of the integrated circuit device. - 特許庁

半導体集積回路80は、アナログ回路部82と、自動配線ツールにて形成される論理回路部81との2つの領域を備えている(1(a))。例文帳に追加

The semiconductor integrated circuit 80 is provided with a couple of regions of an analog circuit unit 82 and a logical circuit unit 81 formed of an automatic wiring tool (Fig. (a)). - 特許庁

例文

また、制御部は、実走経路データで示される自動車の走行がサーバ地データにおいては論理的に合致する走行であるか否かを判断する。例文帳に追加

Also, the control part determines whether or not the traveling of an automobile indicated by the actual traveling route data is logically-matching traveling in the server map data. - 特許庁

例文

実走経路データで示される自動車走行がサーバ地データにおいては論理的に合致する走行であると判断されると、制御部は、クライアント地データとサーバ地データとの間に差分が存在すると認識して、対応する差分データをナビゲーション装置に対して送信する。例文帳に追加

When it is determined that the automobile traveling indicated by the actual traveling route data is the logically-matching traveling in the server map data, the control part recognizes that there is a difference between client map data and the server map data, and transmits corresponding difference data to the navigation device. - 特許庁

マイクロコンピュータの出力論理設定専用の入力ポートを用いることなく、マイクロコンピュータの入出力ポートをその入出力ポートに接続される外部回路に適合した出力論理に的確に自動設定することができ、これによりポートの利用効率の向上、コストの低減、作業能率の向上、および信頼性の向上などがれるマイクロコンピュータを用いた制御回路およびマイクロコンピュータの出力論理設定方法を提供する。例文帳に追加

To provide a control circuit using a microcomputer and an output logic setting method for a microcomputer that can improve port use efficiency, reduce costs, improve work efficiency and improve reliability, by automatically accurately setting an input/output port of a microcomputer to output logic conforming to an external circuit connected to the input/output port, without using an input port dedicated to microcomputer output logic setting. - 特許庁

本発明は、自動配置配線処理後のレイアウトから出力されるRC付き回路接続情報、およびこれを用いた論理遅延シミュレーションの精度向上をることができる半導体集積回路シミュレーション方法およびシミュレータを提供することを課題とする。例文帳に追加

To provide a semiconductor integrated circuit simulation method and a simulator, with which the accuracy of circuit connection information with RC outputted from layout after automatic arrangement and wiring processing and a logic delay simulation using the information can be improved. - 特許庁

スタンダードセル方式の自動配置配線手法の中で用いられるフロアプランを、回路情報に依存することなく、スタンダードセルの個数ないし専有面積に基づき、超伝導論理集積回路の分割層数に従って分割する。例文帳に追加

A floor plan used in a standard cell system automatic arranging wiring method is divided in accordance with the number of the division layers of the superconduction logical integrated circuit on the basis of the number or exclusive area of a standard cell without depending on circuit drawing information. - 特許庁

例文

電子回路の仮想モデルに対するシミュレーションの履歴を利用し、不具合信号を起点としてバックトレースし、不具合原因を自動的判定することにより、大規模で複雑な電子回路の機能論理検証作業の効率化、容易化をる。例文帳に追加

To make efficient and facilitate the function logic verification work of a complicated electronic circuit of large scale by automatically judging the factor of a trouble through back trace with a trouble signal as a start point while utilizing the history of simulation to the virtual model of the electronic circuit. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS