pMOSとは 意味・読み方・使い方

The variable resistance means is a pMOS transistor.例文帳に追加

可変抵抗手段はpMOSトランジスタである。 - 特許庁

A PMOS transistor Qp_2n has a drain connected to a source of a PMOS transistor Qp_1n and a source connected to a Vdd, and a switch SW_1n is connected to a gate of the PMOS transistor Qp_2n and switches a gate voltage of the PMOS transistor Qp_2n to Vdd or VP.例文帳に追加

PMOSトランジスタQp_2nは、PMOSトランジスタQp_1nのソースにドレイン、Vddにソースが接続され、スイッチSW_1nは、PMOSトランジスタQp_2nのゲートに接続され、PMOSトランジスタQp_2nのゲート電圧を、VddまたはVPに切り替える。 - 特許庁

The input signals of the high voltage are supplied to a PMOS (P02) and an NMOS (N02) connected to a drain, the source of the PMOS (P02) is connected to the gate of a PMOS (P00) and the source of the NMOS (N02) is connected to the gate of an NMOS (N00).例文帳に追加

高電圧の入力信号が、ドレインに接続されたPMOS（P02）とNMOS（N02）に与えられ、PMOS（P02）のソースはPMOS（P00）のゲートに接続され、NMOS（N02）のソースはNMOS（N00）のゲートに接続される。 - 特許庁

The display unit comprises a 1st PMOS transistor, an OLED, and a capacitor.例文帳に追加

該表示ユニットは、第一PMOSトランジスタと、OLEDと、キャパシタとを含む。 - 特許庁

Gates of a PMOS 1 and a PMOS 2 are connected to each other, and the gate of the PMOS 1 is connected to the drain of the PMOS 1.例文帳に追加

ＰＭＯＳ１とＰＭＯＳ２はゲートが相互に接続されており、ＰＭＯＳ１のゲートはそのドレインと接続されている。 - 特許庁

In the I/O circuit, clamp circuits (a fourth PMOS transistor M7, a fifth PMOS transistor M8) are included, and a voltage of an N-well of a first PMOS transistor M1 is clamped by using the clamp circuits M7, M8.例文帳に追加

入力/出力回路はクランプ回路（第4 PMOSトランジスタＭ7，第5PMOSトランジスタＭ8）を含み、クランプ回路Ｍ７，Ｍ８により、第1 PMOSトランジスタＭ1のNウエルの電圧がクランプされる。 - 特許庁

The main voltage line is for outputting a main voltage to the 1st PMOS transistor.例文帳に追加

該主電圧線は、該第一PMOSトランジスタに主電圧を出力する。 - 特許庁