addendとは 意味・読み方・使い方
追加できません
(登録数上限)
単語を追加
意味・対訳 加数
addendの |
|
「addend」を含む例文一覧
該当件数 : 12件
r_addend This member specifies a constant addend used to compute the value to be stored into the relocatable field.発音を聞く 例文帳に追加
この加数は再配置可能フィールドに格納される値を計算するために使われる。 - JM
Relocation structures that do not need an addend: +4n発音を聞く 例文帳に追加
加数を必要としない再配置構造体。 - JM
Unlike any other instruction, the addend register is split into two sets of 3 bits, ...発音を聞く 例文帳に追加
他の命令とは異なり、加数レジスタは３ビットの組二つに分かれ、... - コンピューター用語辞典
This section holds relocation entries with explicit addends, such as type Elf32_Rela発音を聞く 例文帳に追加
このセクションは明示的な加数 (addend) を持つ再配置エントリを保持する。 - JM
The aligned addend B' can be partially overlapped with the product (A*C) to be added.例文帳に追加
アラインされた加数Ｂ'は、加算されるべき積（Ａ*Ｃ）と部分的にのみオーバラップしうる。 - 特許庁
During the operation of the multiplier 20 and a carry preservation adder 26, an alignment shifter 34 generates an aligned value B' of an addend B.例文帳に追加
乗算器２０と、桁上げ保存加算器２６との演算中に、アラインメントシフタ３４は加数Ｂのアラインされた値Ｂ'を生成する。 - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「addend」を含む例文一覧
該当件数 : 12件
To provide a product sum computing element with a rounding function capable of executing the product-sum operation of 16 bits considering the position of an addend in a register.例文帳に追加
レジスタの中での加数の位置を考慮した１６ビットの積和演算を実行可能な丸め機能付き積和演算器を提供する。 - 特許庁
A digital accumulator 10 contains a first adder stage 15 where an input addend is added to the least significant value of the output of the accumulator at a previous clock cycle.例文帳に追加
デジタルアキュムレータ（１０）は入力加数が前のクロック周期におけるアキュムレータの出力の最下位部の値に加えられる第１の加算器段（１５）を含む。 - 特許庁
The corrected voltage target value to be detected is found by multiplication by at least one correction value (multiplier) and an addition by at least one correction value (addend).例文帳に追加
前記課題は、検出すべき補正された電圧目標値を、少なくとも１つの補正値（乗数）による乗算と、少なくとも１つの補正値（加数）による加算によって形成することによって解決される。 - 特許庁
A rounding processing and selective output means 43 rounds the 40-bit data to 16 bits in the case that the control signal round (Round) from the outside is '1' and outputs the rounded data to the position of the addend in the 40-bit register 1 indicated by the control signal position.例文帳に追加
丸め処理及び選択出力手段４３は外部からの制御信号Ｒｏｕｎｄが“１”の場合に４０ビットデータを１６ビットに丸め、制御信号Ｐｏｓｉｔｉｏｎが示す４０ビットレジスタ１における加数の位置に丸め処理したデータを出力する。 - 特許庁
In the N-digit addition and subtraction unit and the N-digit addition and subtraction module using it, an output pattern of results of addition and subtraction is predicted based on a relation between an augend and an addend on the basis of regurality of addition and subtraction of an adder-subtracter, particularly, thereby preventing borrowing and carrying from being propagated in modules having basic digits.例文帳に追加
本発明は、加減算器のうち特に加減算の規則性に基づき、被加減数と加減数の関係から加減算結果の出力パターンを予見し、基本となる桁数のモジュール内では桁借り、桁上げが伝搬しないＮ桁加減算器ユニット及びそれを用いたＮ桁加減算器モジュールを特徴とする。 - 特許庁
|
|
|
addendのページの著作権
英和・和英辞典
情報提供元は
参加元一覧
にて確認できます。
| Copyright © Benesse Holdings, Inc. All rights reserved. | |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. | |
| All Rights Reserved, Copyright © Japan Science and Technology Agency | |
|
日本語ワードネット1.1版 (C) 情報通信研究機構, 2009-2010 License All rights reserved. WordNet 3.0 Copyright 2006 by Princeton University. All rights reserved. License |
|
| Copyright © 2025 CJKI. All Rights Reserved | |
| CMUdict | CMUdict is Copyright (C) 1993-2008 by Carnegie Mellon University. |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
みんなの検索ランキング
-
1first time
-
2firsttime
-
3put
-
4Faint
-
5take
-
6reluctantly
-
7heaven
-
8the first time
-
9rule34
-
10translate
閲覧履歴
 | 「addend」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|
