MP2とは 意味・読み方・使い方

The gate of the FET (MP2) is connected to a contact A1 between the FET (MP1) and the FET (MN1).例文帳に追加

ＦＥＴ（ＭＰ１、ＭＮ１）の接点Ａ１にはＦＥＴ（ＭＰ２）のゲートが接続されている。 - 特許庁

The gate of the FET (MP1) is connected to a contact B1 between the FET (MP2) and the FET (MN2).例文帳に追加

ＦＥＴ（ＭＰ２、ＭＮ２）の接点Ｂ１にはＦＥＴ（ＭＰ１）のゲートが接続されている。 - 特許庁

An OFF-resistance of the transistors MN1 and MN2 is made to be lower than that of the transistors MP1 and MP2.例文帳に追加

トランジスタＭＮ１，ＭＮ２のＯＦＦ抵抗をトランジスタＭＰ１，ＭＰ２のＯＦＦ抵抗より小さくする。 - 特許庁

The first constant current source CS1 is connected to common electrodes of the elements Mp1 and Mp2, and the differential input terminals Vinp and Vinn of the circuit 51 are connected to control input electrodes of the elements Mp1 and Mp2.例文帳に追加

第１定電流源ＣＳ１は素子Ｍp1、Ｍp2の共通電極に接続され、回路５１の差動入力端子Ｖinp、Ｖiinは素子Ｍp1、Ｍp2の制御入力電極に接続される。 - 特許庁

The weak negative pressure MP2 located in the middle part and the large negative pressure MP1 behind the negative pressure MP2 stabilize the pitch angle of the slider when air density falls and inhibit the floating distance of a trailing side end part from falling.例文帳に追加

中間部に位置する弱い負圧ＭＰ２と、その後方の大きな負圧ＭＰ１により、空気密度が低下したときのスライダのピッチ角を安定させ、トレーリング側端部の浮上距離の低下を抑制している。 - 特許庁

A first current mirror circuit is composed of a transistor Mp1 diode-connected, a transistor Mp2, and a transistor Mp3 controlled by a command signal UPb to connect gates of the Mp1 and the Mp2.例文帳に追加

ダイオード接続されたトランジスタＭｐ１と、トランジスタＭｐ２と、指令信号ＵＰｂで制御されてＭｐ１，Ｍｐ２のゲート間を接続するトランジスタＭｐ３とで第１のカレントミラー回路が構成されている。 - 特許庁

The semiconductor device (100), in which a plurality of elements are mounted, has separation means (111 and 112) that separate malfunction-triggering elements (Mp1 and Mn1) and other elements (Mp2 and Mn2) from among multiple elements (Mp1, Mp2, Mn1, and Mn2).例文帳に追加

本発明は、複数の素子が搭載される半導体装置（１００）において、複数の素子（Ｍp1、Ｍp2、Ｍn1、Ｍn2）のうち誤動作のトリガとなる素子（Ｍp1、Ｍn1）を他の素子（Ｍp2、Ｍn2）から分離する分離手段（１１１、１１２）を有することを特徴とする。 - 特許庁

The BTL circuit includes transistors MP1 and MP2, and transistors MN1 and MN2 connected to the respective transistors MP1 and MP2 in series, wherein a common connection point of the transistors MP1 and MN1 is an output terminal OUTP, and a common connection point of the transistors MP2 and MN2 is an output terminal OUTN.例文帳に追加

トランジスタＭＰ１，ＭＰ２と、該各トランジスタＭＰ１，ＭＰ２に直列接続されたトランジスタＭＮ１，ＭＮ２とからなり、トランジスタＭＰ１とＭＮ１の共通接続点を出力端子ＯＵＴＰとし、トランジスタＭＰ２とＭＮ２の共通接続点を出力端子ＯＵＴＮとするＢＴＬ回路である。 - 特許庁