DDR2とは 意味・読み方・使い方

As the DDR2 (320) has a lower limit of operational frequency, only the mobile DDR 310 is used at the low-speed operations, and the mobile DDR 310 and the DDR2 (320) are both used when high-speed operations are required.例文帳に追加

また、ＤＤＲ２（３２０）には動作周波数に下限があるため、低速動作時にはモバイルＤＤＲ３１０のみを使用して、高速動作が必要になるとモバイルＤＤＲ３１０およびＤＤＲ２（３２０）の両者が使用される。 - 特許庁

A memory 300 is composed of a mobile DDR 310 and a DDR2 (320) which have different interfaces and mixed together.例文帳に追加

異なるインターフェースを有するモバイルＤＤＲ３１０およびＤＤＲ２（３２０）が混在してメモリ３００を構成する。 - 特許庁

The mobile DDR 310 and the DDR2 (320) are connected to the physical layer (PHY) block 220 of a memory controller 200 without signal termination.例文帳に追加

メモリコントローラ２００の物理層（ＰＨＹ）ブロック２２０にはモバイルＤＤＲ３１０およびＤＤＲ２（３２０）が信号終端せずに接続される。 - 特許庁

When DDR-SDRAM/DDR2-SDRAM are connected, reference voltage VREF for level determination is input to this semiconductor integrated circuit device.例文帳に追加

ＤＤＲ−ＳＤＲＡＭ／ＤＤＲ２−ＳＤＲＡＭが接続された場合、半導体集積回路装置には、レベル判定用の基準電圧ＶＲＥＦが入力される。 - 特許庁

To provide a flash ROM emulator, etc., capable of executing a read operation of DRAM even in a refreshing period of the DRAM, such as DDR2-SDRAM, being used.例文帳に追加

ＤＤＲ２−ＳＤＲＡＭ等のＤＲＡＭを使用した場合のリフレッシュ期間中であってもＤＲＡＭのリードを実施できるフラッシュＲＯＭエミュレータ等を提供すること。 - 特許庁

A merge section 31 merges requests accessible in one read cycle or write cycle in a DDR2-SDRAM among requests in the request queue 22.例文帳に追加

併合部３１は、リクエストキュー２２内のリクエストのうち、ＤＤＲ２−ＳＤＲＡＭにおける１回の読出しサイクルまたは書込みサイクルでアクセス可能なリクエストを併合する。 - 特許庁

Further, the FPGA8 including a damping resistor R1 is configured so that the damping resistor R1 does not operate when an imaging signal is outputted with the predetermined communication clock to the DDR2 memory 9.例文帳に追加

そして、ＦＰＧＡ８は、ダンピング抵抗Ｒ１を備え、撮像信号を所定の通信クロックでＤＤＲ２メモリ９に出力するときに、ダンピング抵抗Ｒ１を動作させないように構成される。 - 特許庁

The flash ROM emulator includes a plurality of DRAMs such as mirrored DDR2-SDRAMs, and reads out data from un-refreshed DRAM among the plurality of DRAMs according to a read request from a processor or external devices.例文帳に追加

フラッシュＲＯＭエミュレータは、ミラーリングされている複数のＤＤＲ２−ＳＤＲＡＭ等のＤＲＡＭを備え、プロセッサおよび外部装置からのリード要求に対して複数のＤＲＡＭのうちリフレッシュをしていないものからデータを読み出す。 - 特許庁