遅延現象の英語

周囲温度又はランプ電力に応じてフィードバック回路の遅延時間を変更し、ジャンプ現象をより確実に抑止する。例文帳に追加

To suppress more surely a jumping phenomenon by changing the delay time of a feedback circuit according to the surrounding temperature or lamp power. - 特許庁

これによって、トッド形成遅延による尾引き現象などの誤差拡散処理特有の不都合を効果的、且つ容易に解消できる。例文帳に追加

Thus, trouble peculiar for error diffusion processing such as dot formation delay or trailing phenomenon can be effectively and easily canceled. - 特許庁

ラジアルゲートを開閉する水ウエイトの水重増減を遅延させて水ウエイトの過応答によるハンチング現象を防止する。例文帳に追加

To prevent hunting phenomenon due to over-response of water weight by delaying the increase or decrease of water weight which opens or closes a radial gate. - 特許庁

信号遅延およびクロストーク現象の発生が抑制され、高品位の表示が可能な表示装置を提供する。例文帳に追加

To provide a display device which can exhibit a display of high quality by suppressing signal delay and a crosstalk phenomenon. - 特許庁

従来のシングル駆動方式の液晶表示装置はゲートライン遅延及びＡＳＧ遅延によって、ディスプレイに横線が見えてしまう、いわゆる横線視認現象を改善する。例文帳に追加

To improve so-called a lateral line viewing phenomenon of a conventional single-drive type liquid crystal display device, such that a lateral line ends being viewed on a display due to gate line delay and AGS delay. - 特許庁

温度特性の逆転現象が現れる場合でも、検証対象区間の遅延時間が、所定のタイミング制約を満たすか否かを検証することができる遅延時間検証方法を提供する。例文帳に追加

To provide a delay time verification method capable of verifying whether delay time in a section to be verified satisfies prescribed timing restriction or not even when the reverse phenomenon of a temperature characteristic appears. - 特許庁

液晶・プラズマ方式等などの画素の応答遅延を有するディスプレイにおいて、シミュレーションを行い画素の応答遅延による残像現象を再現することを目的とする。例文帳に追加

To simulate reproduction of an after-image due to pixel response delay, in a display apparatus adopting a liquid crystal system and a plasma system or the like, which has pixel response delays. - 特許庁

ＳＥＴ現象の影響をクロックに遅延時間を設けることにより排除するが、その遅延時間によってホールド時間が増加させられることを防止するために、一方の記憶ノードへは、その記憶ノード及び全体のラッチモードからスルーモードへの移行が遅延させられるような前縁エッジ遅延クロックが入力される。例文帳に追加

The influence of the SET phenomenon is excluded by providing a delay time in a clock, but in order to prevent a hold time from being increased by the delay time, a leading-edge delayed clock is input to one of the storage nodes in such a way that the transition from the storage node and whole of the latch modes to through modes can be delayed. - 特許庁