遅延故障テストの英語

制御回路（１４０）は、経路遅延故障を検出する経路遅延故障テストのときに、選択回路（１３１〜１３４）が選択する信号を制御する。例文帳に追加

The control circuit (140) controls signals selected by the selection circuits (131-134) during path delay fault testing for detecting path delay faults. - 特許庁

可観測性の高い過渡電源電流試験法により、検出可能な遅延故障、断線故障、パス遅延故障と又テストパターン系列との故障リストを生成する。例文帳に追加

To generate a fault list of a delay fault, a wire breaking fault, and a path delay fault which can be detected by a transient source current testing method with high observableness and a test pattern series. - 特許庁

記憶回路、半導体集積回路及び遅延故障テスト対応設計方法例文帳に追加

STORAGE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT AND DESIGN METHOD DEALING WITH DELAY FAILURE TEST - 特許庁

故障検出率計算回路８は、ユニット遅延シミュレーションおよびフル遅延故障シミュレーションの結果によりテストパタンの故障検出率を計算して出力ファイルに出力する。例文帳に追加

A fault detection rate calculating circuit 8 calculates the fault detection rate of the test pattern from the results of unit-delay simulation and full-delay fault simulation and outputs it to an output file. - 特許庁

そのため、実測のテスト結果の合格／不合格と遅延時間の大小が上記に従う故障候補は、真の故障である可能性が高い。例文帳に追加

Thus, it is highly possible that the fault candidate in which acceptance/rejection of the test result of the actual measurement and magnitude of the delay time follow the above is the true fault. - 特許庁

メモリ回路の縮退故障および遅延故障のテストを低コストで実施可能な半導体集積回路を提供する。例文帳に追加

To produce a semiconductor integrated circuit capable of testing the degradation failure and delay failure of a memory circuit inexpensively. - 特許庁

対象とする物理欠陥・不良に起因する遅延故障に対するテスト品質を高精度に算出する遅延故障テスト品質算出方法を提供すること。例文帳に追加

To provide a delay fault test quality calculation method for high-accuracy calculation test quality to delay fault, caused by physical defects and defectiveness that are to be the objects. - 特許庁

論理集積回路の信号伝搬時間を長くするような仮定遅延故障のテスト対象となる全てについて、故障による遅延の程度が小さい場合にも検出可能な検査系列を生成し、テストを行う方法を得る。例文帳に追加

To make detectable even a slight delay of each logic element by using a random-number sequence or using an inspection list which activates routes of a sufficiently small number as compared with the number of all existing routes. - 特許庁