論理電源電圧の英語

論理回路１０と電源電圧Ｖ_ddの供給端子との間にスイッチング回路２０を設ける。例文帳に追加

A switching circuit 20 is placed between a logic circuit 10 and an application terminal of a power supply voltage Vdd. - 特許庁

電源電圧をさらに小さくすることが可能な差動エミッタ結合論理回路を提供する。例文帳に追加

To provide a differential emitter coupling logic circuit which further lower the power supply voltage, compared with the conventional art. - 特許庁

第２論理回路２２には第１の電源電圧ＶＤＤ１が供給されている。例文帳に追加

A first power supply voltage VDD1 is supplied to the second logic circuit 22. - 特許庁

入力信号の論理レベレルを決定する電圧が出力電源電圧に応じて決定される場合、出力電源電圧変動時においても、正確に入力信号の論理レベルを判定して内部信号を生成する。例文帳に追加

To produce internal signals by precisely deciding the logical level of input signals even when there are variations in output power supply voltage, when the voltage for deciding the logical level of input signals is decided in response to the output power supply voltage. - 特許庁

信号レベル変換回路は、基準電圧よりも高い第１電源電圧で動作する第１論理回路に接続される第１端子と、第１電源電圧よりも高い第２電源電圧で動作する第２論理回路に接続される第２端子との間に接続されている。例文帳に追加

The signal level conversion circuit is connected between a first terminal connected to a first logic circuit activated at a first power supply voltage higher than a reference voltage and a second terminal connected to a second logic circuit activated at a second power supply voltage higher than the first power supply voltage. - 特許庁

論理回路部２へ電源電圧を供給するＤＣ／ＤＣ変換部４と論理回路部２とを含む基板１には動作保証された最低電源電圧を格納するＲＯＭ７が実装されている。例文帳に追加

A ROM 7 which stores the lowest power voltage for guarantee of operation is mounted on a board 1 which includes a DC/DC converter 4 for supplying a logical circuit part 2 with power voltage and the logical circuit part 2. - 特許庁

低い電源電圧の論理回路から高い電源電圧の論理回路へ信号を授与する回路を低消費電流で、小面積に構成するレベルシフト回路を提供する。例文帳に追加

To provide a level shift circuit which constitutes a circuit for delivering a signal from a logic circuit of a low power supply voltage to a logic circuit of a high power supply voltage at a low consumption current in a small area. - 特許庁

送信回路４００において論理信号を送信するバッファ４１０の電源電圧を、受信回路６００において当該論理信号を入力するバッファ６１０の電源電圧「Ｖ２−Ｖ３」よりも大きな「Ｖ１’−ＧＮＤ」に高める。例文帳に追加

A source voltage of a buffer 410 transmitting the logic signal in a transmission circuit 400 is boosted to (V1'-GND) larger than the source voltage (V2-V3) of the buffer 610 inputting the logic signal in the reception circuit 600. - 特許庁