半加算器の英語

半導体集積回路は、デジタル制御発振器と、カウンタと、時間デジタル変換器と、加算器と、制御信号生成部と、を備える。例文帳に追加

The semiconductor integrated circuit includes a digital control oscillator, a counter, a time digital converter, an adder, and a control signal generating part. - 特許庁

第２セレクタ１１２からのデータをアドレスとして周期の前半でメモリ１１６からデータを読み出し、後半で加算器１２０により１だけ加算されたデータをメモリ１１６に書き込む。例文帳に追加

Data from the second selector 112 is taken as an address to read data from a memory 116 in the first half of a cycle, and data resulting from adding one by an adder 120 is written to the memory 116 in the latter half. - 特許庁

またＴタップ数のデジタルフィルタを、２タップ単位で係数と入力データの関係をクロスした形で加算し、加算した結果を１つの乗算器で計算することで、乗算器の個数を半分にする。例文帳に追加

In a digital filter having T taps, addition is performed with two taps as one unit in a cross relation between coefficients and input data, and the addition result is computed by one multiplier to reduce the number of multipliers. - 特許庁

また、加算器６０９において、２つのｆ−Ｖ変換回路６０５と６０６の出力を加算すると、２つのリング共振器型半導体レーザのビート周波数の和に相当する出力を得る。例文帳に追加

An adder 609 adds the outputs of the f-V converter circuits 605, 606 to obtain an output corresponding to the sum of the beat frequencies of the two ring resonance type ring lasers. - 特許庁

この補正量を、加算器２３において、「ハーモニー音の音高」に対応する半音単位のピッチに加算することにより、補正されたハーモニー音のピッチの値が出力される。例文帳に追加

An adder 23 adds this correction value to a semitone unit pitch corresponding to 'the pitch of the harmonized sound', thereby outputs the pitch value of the corrected harmony sound. - 特許庁

信号強度変更部３０、３１はそれぞれ、ＦＦＴ処理部及び変調器の各出力信号の強度を半分にし、加算部４０は、それらを時系列上で同じ時間の信号となるように調節した後に加算する。例文帳に追加

Signal intensity variation parts 30 and 31 decrease the levels of output signals of the FFT processing part and the modulator to a half and an adder part 40 adds the signals after adjusting them into signals of the same time on the time series. - 特許庁

本発明の絶対値比較回路は、半波整流回路１ａ〜１ｅおよび加算器３ａ〜３ｄで構成される。例文帳に追加

This absolute value comparison circuit is configured of half wave rectifying circuits 1a to 1e and adders 3a to 3d. - 特許庁

同様に、入力データＹも２つに分岐され、一方は半波整流回路１ｃを介して加算器３ｂに入力され、もう一方は符号を反転させた後に半波整流回路１ｄを介して加算器３ｂに入力される。例文帳に追加

In the same way, input data Y are also branched to two, and one input data are input through the half wave rectifying circuit 1c to the adder 3b, and the other input data are input through the half wave rectifying 1d to the adder 3b after the code is inverted. - 特許庁