全加算器の英語

加算器６で全地点の音声信号を加算した後、加算音声出力端子７から出力される。例文帳に追加

The voice signals from all points are added by an adder 6, and the result is outputted from an added voice output terminal 7. - 特許庁

全加算器２１２等は、「wad−rad」に基づいて、Deltaの値を微調節する。例文帳に追加

A full adder 212 or the like minutely adjusts the value of Delta on the basis of "wad-rad". - 特許庁

加算器１８０は各乗算器１６０から得られた全ての積を加算し、出力データサンプルＹを得る。例文帳に追加

The adder 180 adds all products obtained from the multipliers 160 to obtain an output data sample Y. - 特許庁

２ｍ＋ｎ−１ビットの全加算器１３の加算結果はデータラッチ回路１４に保持されると共に、１ビット右シフトされて全加算器１３の入力端子Ｂへ戻される。例文帳に追加

The addition result of 2m+n-1 bits of the full adder 13 is held in a data latch circuit 14, and shifted to the right by one bit and returned to an input terminal B of the full adder 13. - 特許庁

半導体光増幅器を用いた全光半加算器の具現方法及び装置例文帳に追加

METHOD AND DEVICE FOR REALIZING ALL-OPTICAL HALF ADDER USING SEMICONDUCTOR OPTICAL AMPLIFIER - 特許庁

また、位相比較出力の比例項を不完全積分器３により得て、リミッタ４の出力と加算器５にて加算し、この加算出力をＶＣＯ６の抑制電圧とする。例文帳に追加

A proportional item of the phase comparison output is obtained by an incomplete integrator 3, and added to the output of the limiter 4 by an adder 5 to provide an added output as a suppression voltage for a VCO 6. - 特許庁

全加算器に比べて桁上げ出力切換用のアンドゲート１０６が無い分だけ小さい回路で高速演算可能な桁上げ保存加算器ＣＳＡ１２０−１〜１２０−５から構成された整数加算用のＣＳＡツリーを改良する。例文帳に追加

An integer-adding CSA tree, which is composed of carry storage adders CSA 120-1 to 120-5 which can carry out high-speed computation with a smaller circuit, which lacks an AND gate 106 for switching carry output, compared with a full adder. - 特許庁

全桁の加算を行う場合と、ある桁を分割位置とした複数の加算を行う場合とが切り替え可能な加算器を、省面積で、かつ、高速動作可能なように、実現する。例文帳に追加

To provide an adder for switching between a case of an addition of whole digit and a case of a plurality of additions in which a certain digit is set to a split position, with space saving and with a high speed operation. - 特許庁