並列実装の英語

素子実装基板１は、基板本体２と、基板本体２にベアチップ実装されたスイッチング素子７と、基板本体２に配置されスイッチング素子７と並列に接続された並列接続部２６と、を備える。例文帳に追加

An element mounting substrate 1 comprises: a substrate body 2; a switching element 7 mounted on the substrate body 2 as the bare chip; and a parallel connection part 26 connected in parallel with the switching element 7 disposed in the base body 2. - 特許庁

回路基板３に実装される電源基板１は、高出力化を図るために、複数実装して並列接続される。例文帳に追加

A plurality of power-supply boards 1 mounted on the circuit board 3 are mounted and connected in parallel, so as to obtain a high output. - 特許庁

回路基板６に実装されるパッケージ電源４は、高出力化を図るために、複数実装して並列接続される。例文帳に追加

A plurality of package power sources 4 mounted on the circuit board 6 are mounted and connected in parallel to obtain a high output. - 特許庁

データ転送ユニットを並列方向に複数ならべた並列データ転送装置において、データ転送ユニットの並列度をあげても、それによって実装上の制約を増やすことなく、最適な周波数にてデータ転送ユニット間の同期動作を実現する。例文帳に追加

To realize synchronous operation between data transfer units at an optimum frequency in a parallel data transfer apparatus, having a plurality of data transfer units arranged in parallel direction, without increasing the number of mounting restrains, and even with raised parallel degree of the data transfer units. - 特許庁

実装時の歩留まりを高くすることにより、安定して生産することを可能とした光並列伝送モジュール及び光並列伝送システムを提供する。例文帳に追加

To provide an optical parallel transmission module which can be stably produced by improving the yield during mounting, and also to provide an optical parallel transmission system. - 特許庁

プロセッサにおいて並列処理の並列度を高めると、レジスタファイルへアクセスするバスが大きくなり、実装面積などの面で不都合が生じる。例文帳に追加

To solve the problem that when the parallelism of parallel processings by a processor increases, a bus for access to a register file becomes large and problems concerned with mounting area arise. - 特許庁

剰余表現(RNS)に基づく並列演算は,本来的に高速ディジタル信号処理(DSP)ハードウェアへの実装に非常に適している．例文帳に追加

Inherently parallel arithmetic based on the residue number system (RNS) lends itself very well to implementation of high-speed digital signal processing (DSP) hardware.発音を聞く  - コンピューター用語辞典

上記基板２にリアクタンス素子２ａとキャパシタンス素子２ｂとを実装し、並列に接続してインピーダンス整合回路１１を構成する。例文帳に追加

A reactance element 2a and a capacitance element 2b are mounted on the device board 2, and connected in parallel to constitute an impedance matching circuit 11. - 特許庁