クロックジッタの英語

クロックジッタ見積もり方法及び半導体装置の設計方法例文帳に追加

CLOCK JITTER ESTIMATION METHOD AND SEMICONDUCTOR DEVICE DESIGNING METHOD - 特許庁

サンプリング処理装置及びサンプリング処理方法及びサンプリングクロックジッタ制御プログラム例文帳に追加

SAMPLING PROCESSOR, SAMPLING PROCESSING METHOD AND SAMPLING CLOCK JITTER CONTROL PROGRAM - 特許庁

クロックジッタを低減可能なクロックリカバリ回路およびデータ再生回路を提供する。例文帳に追加

To provide a clock recovery circuit capable of reducing clock jitter and data reproduction circuit. - 特許庁

半導体装置の回路面積の増大を抑制し、かつクロックジッタを低減できるようにする。例文帳に追加

To reduce clock jitters of a semiconductor device, while limiting the increase in the circuit area thereof. - 特許庁

クロックジッタ抑制方法及びプログラムにおいて、比較的短時間、且つ、比較的低コストでプログラマブルデバイス等の半導体集積回路のクロックジッタを確実に抑制することを目的とする。例文帳に追加

To surely control a clock jitter for a semiconductor integrated circuit for a programmable device and the like in a comparatively short time and at a comparatively low cost as to a clock jitter controlling method and a program therefor. - 特許庁

ＰＬＬ回路に供給する電源の電源変動（電源リップル）を抑圧し、書込みクロックジッタを減少させる。例文帳に追加

To decrease write clock jitter by suppressing variations of power (power supply ripple) to be supplied to a PLL circuit. - 特許庁

クロック系以外の回路において電源電圧変動が発生した場合であっても、クロック系回路のクロックジッタを有効に抑制する。例文帳に追加

To effectively inhibit the clock jitter of a clock system circuit even when a power-supply voltage is fluctuated in circuits excepting a clock system. - 特許庁

半導体装置におけるクロックジッタの低減ができる半導体設計支援装置を提供することを目的とする。例文帳に追加

To provide a semiconductor design support device which reduces clock jitter in a semiconductor device. - 特許庁