さいちもりあいの英語

釣合おもり５は、昇降路１の垂直投影面内において、釣合おもりガイドレール３とかご４との間に配置されている。例文帳に追加

The counterweight 5 is disposed between the counterweight guide rails 3 and the car 4 in a vertical projected plane of the elevator shaft 1. - 特許庁

釣合重り１３は、釣合重りガイドレール３に案内されて昇降路１内を昇降される。例文帳に追加

A counterweight 13 is guided by the counterweight guide rail 3 and is lifted in the hoistway 1. - 特許庁

入出力回路帯１３は、メモリセルアレイ１１とメモリセルアレイ１２との間に配置される。例文帳に追加

The input/output circuit band 13 is arranged between the memory cell array 11 and the memory cell array 12. - 特許庁

釣合重り装置１０は、内部に収納空間１１ｓが形成された釣合重り枠体１１と、釣合重り枠体１１の収納空間１１ｓに多段に積み重ねられた板状の複数の釣合重り１４とを備えている。例文帳に追加

The balance weight device 10 is provided with a balance weight frame body 11 formed with a storage space 11s inside; and a plurality of plate-like balance weights 14 superposed in the multi-stage in the storage space 11s of the balance weight frame body 11. - 特許庁

昇降路１内には、釣合おもりガイドレール３と、釣合おもりガイドレール３に対して傾斜された案内レール１５とが設置されている。例文帳に追加

A balance weight guide rail 3 and a guide rail 15 inclined against the balance weight guide rail 3 are installed in the elevator shaft 1. - 特許庁

各ＩＣチップはＩＣタグモジュールの動作を制御する制御部１０_１〜１０_３と不揮発性のメモリからなるメモリ部１１_１〜１１_３とを有する。例文帳に追加

The IC chips include controllers 10_1-10_3, respectively, for controlling operations of the IC tag modules and memory units 11_1-11_3 constituted of nonvolatile memories. - 特許庁

バス３とメモリ４との間にメモリ制御装置１０を介在させる。例文帳に追加

The memory controller 10 is interposed between a bus 3 and a memory 4. - 特許庁

ＦＩＦＯ型メモリー３０１は入力信号を遅延させる。例文帳に追加

A FIFO memory 301 delays an input signal. - 特許庁