In diesem Beitrag wird ein Ansatz zur Hardwareunterstützung komplexer Transportprotokolle am Beispiel von TCP/IP präsentiert. Dazu wird eine Hardware/Software-Partitionierung sowie eine Protocol Engine zur Beschleunigung der Protokollverarbeitung vorgestellt und deren transparente Integration in existierende Systeme beschrieben. Für Entwurf, Entwicklung und Verifikation derartiger Kommunikationssysteme ist eine umfangreiche Simulationsunterstützung erforderlich. Wir zeigen, wie VHDL-Modelle der Protocol Engine, ein Netzwerksimulator und existierende Applikationen kombiniert wurden, um diesen Prozess zu unterstützen. Zur Steigerung der Entwurfseffizienz wurden Methoden des High-Level-Entwurfs verwendet. Der Ansatz wurde mittels eines FPGA-Board prototypisch validiert, sodass erste Resultate präsentiert werden können.
In this paper, we present an approach for hardware support of transport layer protocols on the basis of TCP/IP. We outline a hardware/software partitioning, a protocol engine for protocol processing acceleration and describe its transparent integration into standard systems. For the design, development and verification of such communication systems extensive simulation support is required. We describe how protocol engine VHDL models, a network simulator and existing networking applications were integrated to support this process. We present our approach for the simulation of communication systems and discuss the object structure and implementation details. To improve productivity we used a high level design methodology. The approach was validated with a FPGA based prototype for which we present first results.
© 2015 Oldenbourg Wissenschaftsverlag GmbH, Rosenheimer Str. 145, 81671 München
