４ビットの並列加算器の論理設計をせよ。ただし、全加算器をモジュール化して利用すること。という問題なのですが、Verilog HDLのソースコードが分からなくて困っています。どなたか教えてください。お願いいたします。写真の問題です。