3ビット減算器は、2つの3ビットの2進数を減算する論理回路です。その仕組みは以下の通りです。 ・3ビット減算器は、3つの1ビット減算器と、2つの半加算器から構成されます。 ・1ビット減算器は、2つの入力ビットと借り入れビットから、1ビットの差と次の位への借り入れビットを出力します。 ・半加算器は、2つの入力ビットから、1ビットの和と次の位への桁上げビットを出力します。 ・最下位の1ビット減算器の借り入れビットは1に設定されます。これにより、減算が行われます。 ・上位の1ビット減算器の借り入れビットは、下位の1ビット減算器から出力された借り入れビットになります。 ・最上位の1ビット減算器の出力が、3ビット減算器の最上位ビットの差になります。 ・各1ビット減算器の出力ビットを並べると、3ビットの差が得られます。