一、开关电源的8个损耗

能量转换系统必定存在能耗,虽然实际应用中无法获得100%的转换效率,但是,一个高质量的电源效率可以达到非常高的水平,效率接近95%。绝大多数电源IC 的工作效率可以在特定的工作条件下测得,数据资料中给出了这些参数。一般厂商会给出实际测量的结果,但我们只能对我们自己的数据担保。

    下图1给出了一个SMPS降压转换器的电路实例,转换效率可以达到97%,即使在轻载时也能保持较高效率。采用什么秘诀才能达到如此高的效率?我们最好从了解SMPS损耗的公共问题开始,开关电源的损耗大部分来自开关器件(MOSFET和二极管),另外小部分损耗来自电感和电容。但是,如果使用非常廉价的电感和电容(具有较高电阻),将会导致损耗明显增大。

    选择IC时,需要考虑控制器的架构和内部元件,以期获得高效指标。例如,图1采用了多种方法来降低损耗,其中包括:同步整流,芯片内部集成低导通电阻的MOSFET,低静态电流和跳脉冲控制模式。我们将在本文展开讨论这些措施带来的好处。

51c嵌入式~电路~合集24_电路

    上图,图1:降压转换器集成了低导通电阻的MOSFET,采用同步整流,效率曲线如上。

● 降压型SMPS

    损耗是任何SMPS架构都面临的问题,我们在此以下图2所示降压型(或buck)转换器为例进行讨论,图中标明各点的开关波形,用于后续计算。

51c嵌入式~电路~合集24_电路_02

    上图,图2。

    降压转换器的主要功能是把一个较高的直流输入电压转换成较低的直流输出电压。为了达到这个要求,MOSFET以固定频率(fS),在脉宽调制信号(PWM)的控制下进行开、关操作。当MOSFET导通时,输入电压给电感和电容(L和COUT)充电,通过它们把能量传递给负载。在此期间,电感电流线性上升,电流回路如图2 中的回路1所示。

    当MOSFET断开时,输入电压断开与电感的连接,电感和输出电容为负载供电。电感电流线性下降,电流流过二极管,电流回路如图中的环路2所示。MOSFET的导通时间定义为PWM信号的占空比(D)。D把每个开关周期分成[D × tS]和[(1 - D) × tS]两部分,它们分别对应于MOSFET的导通时间(环路1)和二极管的导通时间(环路2)。所有SMPS拓扑(降压、反相等)都采用这种方式划分开关周期,实现电压转换。

    对于降压转换电路,较大的占空比将向负载传输较多的能量,平均输出电压增加。相反,占空比较低时,平均输出电压也会降低。根据这个关系,可以得到以下理想情况下(不考虑二极管或MOSFET的压降)降压型SMPS的转换公式:

VOUT = D × VIN

IIN = D × IOUT

    需要注意的是,任何SMPS在一个开关周期内处于某个状态的时间越长,那么它在这个状态所造成的损耗也越大。对于降压型转换器,D越低(相应的VOUT越低),回路2产生的损耗也大。


1、开关器件的损耗MOSFET传导损耗

    上文,图2(以及其它绝大多数DC-DC转换器拓扑)中的MOSFET 和二极管是造成功耗的主要因素。相关损耗主要包括两部分:传导损耗和开关损耗。

    MOSFET和二极管是开关元件,导通时电流流过回路。器件导通时,传导损耗分别由MOSFET的导通电阻(RDS(ON))和二极管的正向导通电压决定。

    MOSFET的传导损耗(PCOND(MOSFET))近似等于导通电阻RDS(ON)、占空比(D)和导通时MOSFET的平均电流(IMOSFET(AVG))的乘积。

    PCOND(MOSFET) (使用平均电流) = IMOSFET(AVG)² × RDS(ON) × D

    上式给出了SMPS 中MOSFET 传导损耗的近似值,但它只作为电路损耗的估算值,因为电流线性上升时所产生的功耗大于由平均电流计算得到的功耗。对于“峰值”电流,更准确的计算方法是对电流峰值和谷值(图3中的IV 和IP)之间的电流波形的平方进行积分得到估算值。 

51c嵌入式~电路~合集24_电路_03

    上图,图3:典型的降压型转换器的MOSFET 电流波形,用于估算MOSFET 的传导损耗。

    下式给出了更准确的估算损耗的方法,利用IP 和IV 之间电流波形I²的积分替代简单的I²项。

PCOND(MOSFET) = [(IP3 - IV3)/3] × RDS(ON) × D

= [(IP3 - IV3)/3] × RDS(ON) × VOUT/VIN

    式中,IP 和IV 分别对应于电流波形的峰值和谷值,如图3 所示。MOSFET 电流从IV 线性上升到IP,例如:如果IV 为0.25A,IP 为1.75A,RDS(ON)为0.1Ω,VOUT 为VIN/2 (D = 0.5),基于平均电流(1A)的计算结果为:

PCOND(MOSFET) (使用平均电流) = 12 × 0.1 × 0.5 = 0.050W

    利用波形积分进行更准确的计算:

PCOND(MOSFET) (使用电流波形积分进行计算) = [(1.753 - 0.253)/3] × 0.1 × 0.5 = 0.089W

    或近似为78%,高于按照平均电流计算得到的结果。对于峰均比较小的电流波形,两种计算结果的差别很小,利用平均电流计算即可满足要求。


2、二极管传导损耗

    MOSFET 的传导损耗与RDS(ON)成正比,二极管的传导损耗则在很大程度上取决于正向导通电压(VF)。二极管通常比MOSFET 损耗更大,二极管损耗与正向电流、VF 和导通时间成正比。由于MOSFET 断开时二极管导通,二极管的传导损耗(PCOND(DIODE))近似为:

PCOND(DIODE) = IDIODE(ON) × VF × (1 - D)

    式中,IDIODE(ON)为二极管导通期间的平均电流。图2 所示,二极管导通期间的平均电流为IOUT,因此,对于降压型转换器,PCOND(DIODE)可以按照下式估算:

PCOND(DIODE) = IOUT × VF × (1 - VOUT/VIN)

    与MOSFET 功耗计算不同,采用平均电流即可得到比较准确的功耗计算结果,因为二极管损耗与I 成正比,而不是I2。

    显然,MOSFET或二极管的导通时间越长,传导损耗也越大。对于降压型转换器,输出电压越低,二极管产生的功耗也越大,因为它处于导通状态的时间越长。


3、开关动态损耗

    由于开关损耗是由开关的非理想状态引起的,很难估算MOSFET和二极管的开关损耗,器件从完全导通到完全关闭或从完全关闭到完全导通需要一定时间,在这个过程中会产生功率损耗。图4所示MOSFET 的漏源电压(VDS)和漏源电流(IDS)的关系图可以很好地解释MOSFET 在过渡过程中的开关损耗,从上半部分波形可以看出,tSW(ON)和tSW(OFF)期间电压和电流发生瞬变,MOSFET 的电容进行充电、放电。

    图4所示,VDS 降到最终导通状态(= ID × RDS(ON))之前,满负荷电流(ID)流过MOSFET。相反,关断时,VDS 在MOSFET电流下降到零值之前逐渐上升到关断状态的最终值。开关过程中,电压和电流的交叠部分即为造成开关损耗的来源,从图4 可以清楚地看到这一点。

51c嵌入式~电路~合集24_电路_04

    上图,图4:开关损耗发生在MOSFET 通、断期间的过渡过程。

    开关损耗随着SMPS频率的升高而增大,这一点很容易理解,随着开关频率提高(周期缩短),开关过渡时间所占比例增大,从而增大开关损耗。开关转换过程中,开关时间是占空比的二十分之一对于效率的影响要远远小于开关时间为占空比的十分之一的情况。由于开关损耗和频率有很大的关系,工作在高频时,开关损耗将成为主要的损耗因素。MOSFET 的开关损耗(PSW(MOSFET))可以按照图3 所示三角波进行估算,公式如下:

PSW(MOSFET) = 0.5 × VD × ID × (tSW(ON) + tSW(OFF)) × fS

    其中,VD为MOSFET关断期间的漏源电压,ID是MOSFET导通期间的沟道电流,tSW(ON)和tSW(OFF)是导通和关断时间。对于降压电路转换,VIN 是MOSFET关断时的电压,导通时的电流为IOUT。

    为了验证MOSFET的开关损耗和传导损耗,图5给出了降压转换器中集成高端MOSFET的典型波形:VDS和IDS。电路参数为:VIN = 10V、VOUT = 3.3V、IOUT = 500mA、RDS(ON) = 0.1Ω、fS = 1MHz、开关瞬变时间(tON + tOFF)总计为38ns。

    在下图5,可以看出,开关变化不是瞬间完成的,电流和电压波形交叠部分导致功率损耗。MOSFET“导通”时(图2),流过电感的电流IDS 线性上升,与导通边沿相比,断开时的开关损耗更大。

    利用上述近似计算法,MOSFET的平均损耗可以由下式计算:

PT(MOSFET) = PCOND(MOSFET) + PSW(MOSFET)

= [(I13 - I03)/3] × RDS(ON) × VOUT/VIN + 0.5 × VIN × IOUT × (tSW(ON) + tSW(OFF)) × fS

= [(13 - 03)/3] × 0.1 × 3.3/10 + 0.5 × 10 × 0.5 × (38 × 10-9) × 1 × 106

= 0.011 + 0.095 = 106mW

    这一结果与图5下方曲线测量得到的117.4mW接近。

    注意:这种情况下,fS 足够高,PSW(MOSFET)是功耗的主要因素。 

51c嵌入式~电路~合集24_电路_05

    上图,图5:降压转换器高端MOSFET的典型开关周期,输入10V、输出3.3V (输出电流500mA)。开关频率为1MHz,开关转换时间是38ns。

    与MOSFET相同,二极管也存在开关损耗。这个损耗很大程度上取决于二极管的反向恢复时间(tRR),二极管开关损耗发生在二极管从正向导通到反向截止的转换过程。

    当反向电压加在二级管两端时,正向导通电流在二极管上产生的累积电荷需要释放,产生反向电流尖峰(IRR(PEAK)),极性与正向导通电流相反,从而造成V × I 功率损耗,因为反向恢复期内,反向电压和反向电流同时存在于二极管。图6给出了二极管在反向恢复期间的PN结示意图: 

51c嵌入式~电路~合集24_电路_06

    上图,图6:二极管结反偏时,需要释放正向导通期间的累积电荷,产生峰值电流(IRR(PEAK))。

    了解了二极管的反向恢复特性,可以由下式估算二极管的开关损耗(PSW(DIODE)):

PSW(DIODE) = 0.5 × VREVERSE × IRR(PEAK) × tRR2 × fS

    其中,VREVERSE 是二极管的反向偏置电压,IRR(PEAK)是反向恢复电流的峰值,tRR2 是从反向电流峰值IRR 到恢复电流为正的时间。对于降压电路,当MOSFET 导通的时候,VIN 为MOSFET 导通时二极管的反向偏置电压。

    为了验证二极管损耗计算公式,图7 显示了典型的降压转换器中PN 结的开关波形,VIN = 10V、VOUT =3.3V,测得IRR(PEAK) = 250mA、IOUT = 500mA、fS = 1MHz、 tRR2 = 28ns、VF = 0.9V。利用这些数值可以得到:

51c嵌入式~电路~合集24_电路_07

     该结果接近于图7所示测量结果358.7mW。考虑到较大的VF和较长的二极管导通周期,tRR 时间非常短,开关损耗(PSW(DIODE))在二极管损耗中占主导地位。

51c嵌入式~电路~合集24_电路_08

    上图,图7:降压型转换器中PN 结开关二极管的开关波形,从10V 输入降至3.3V 输出,输出电流为500mA。其它参数包括:1MHz 的fS,tRR2 为28ns,VF = 0.9V。

● 提高效率

    基于上述讨论,通过哪些途径可以降低电源的开关损耗呢?直接途径是:选择低导通电阻RDS(ON)、可快速切换的MOSFET;选择低导通压降VF、可快速恢复的二极管。

    直接影响MOSFET 导通电阻的因素有几点,通常增加芯片尺寸和漏源极击穿电压(VBR(DSS)),由于增加了器件中的半导体材料,有助于降低导通电阻RDS(ON)。另一方面,较大的MOSFET会增大开关损耗。因此,虽然大尺寸MOSFET降低了RDS(ON),但也导致小器件可以避免的效率问题。当管芯温度升高时,MOSFET导通电阻会相应增大。必须保持较低的结温,使导通电阻RDS(ON)不会过大。导通电阻RDS(ON)和栅源偏置电压成反比。

    因此,推荐使用足够大的栅极电压以降低RDS(ON)损耗,但此时也会增大栅极驱动损耗,需要平衡降低RDS(ON)的好处和增大栅极驱动的缺陷。MOSFET的开关损耗与器件电容有关,较大的电容需要较长的充电时间,使开关切换变缓,消耗更多能量。米勒电容通常在MOSFET数据资料中定义为反向传输电容(CRSS)或栅-漏电容(CGD),在开关过程中对切换时间起决定作用。米勒电容的充电电荷用QGD表示,为了快速切换MOSFET,要求尽可能低的米勒电容。

    一般来说,MOSFET的电容和芯片尺寸成反比,因此必须折衷考虑开关损耗和传导损耗,同时也要谨慎选择电路的开关频率。对于二极管,必须降低导通压降,以降低由此产生的损耗。对于小尺寸、额定电压较低的硅二极管,导通压降一般在0.7V到1.5V之间。二极管的尺寸、工艺和耐压等级都会影响导通压降和反向恢复时间,大尺寸二极管通常具有较高的VF 和tRR,这会造成比较大的损耗。

    开关二极管一般以速度划分,分为“高速”、“甚高速”和“超高速”二极管,反向恢复时间随着速度的提高而降低。快恢复二极管的tRR 为几百纳秒,而超高速快恢复二极管的tRR 为几十纳秒。低功耗应用中,替代快恢复二极管的一种选择是肖特基二极管,这种二极管的恢复时间几乎可以忽略,反向恢复电压VF 也只有快恢复二极管的一半(0.4V 至1V),但肖特基二极管的额定电压和电流远远低于快恢复二极管,无法用于高压或大功率应用。另外,肖特基二极管与硅二极管相比具有较高的反向漏电流,但这些因素并不限制它在许多电源中的应用。

    然而,在一些低压应用中,即便是具有较低压降的肖特基二极管,所产生的传导损耗也无法接受。比如,在输出为1.5V 的电路中,即使使用0.5V 导通压降VF 的肖特基二极管,二极管导通时也会产生33%的输出电压损耗!

    为了解决这一问题,可以选择低导通电阻RDS(ON)的MOSFET实现同步控制架构。用MOSFET 取代二极管(对比图1 和图2 电路),它与电源的主MOSFET 同步工作,所以在交替切换的过程中,保证只有一个导通。导通的二极管由导通的MOSFET 所替代,二极管的高导通压降VF 被转换成MOSFET 的低导通压降(MOSFET RDS(ON) × I),有效降低了二极管的传导损耗。

    当然,同步整流与二极管相比也只是降低了MOSFET的压降,另一方面,驱动同步整流MOSFET的功耗也不容忽略。IC数据资料以上讨论了影响开关电源效率的两个重要因素(MOSFET 和二极管)。回顾图1所示降压电路,从数据资料中可以获得影响控制器IC 工作效率的主要因素。

    首先,开关元件集成在IC内部,可以节省空间、降低寄生损耗。其次,使用低导通电阻RDS(ON)的MOSFET,在小尺寸集成降压IC (如MAX1556)中,其NMOS和PMOS 的导通电阻可以达到0.27Ω (典型值)和0.19Ω (典型值)。最后,使用的同步整流电路。对于500mA负载,占空比为50%的开关电路,可以将低边开关(或二极管)的损耗从225mW (假设二极管压降为 1V)降至 34mW。合理选择SMPS IC合理选择 SMPS IC的封装、控制架构,并进行合理设计,可以有效提高转换效率。


4、集成功率开关

    功率开关集成到IC 内部时可以省去繁琐的MOSFET 或二极管选择,而且使电路更加紧凑,由于降低了线路损耗和寄生效应,可以在一定程度上提高效率。根据功率等级和电压限制,可以把MOSFET、二极管(或同步整流MOSFET)集成到芯片内部。将开关集成到芯片内部的另一个好处是栅极驱动电路的尺寸已经针对片内MOSFET 进行了优化,因而无需将时间浪费在未知的分立MOSFET 上。

● 静态电流

    电池供电设备特别关注IC 规格中的静态电流(IQ),它是维持电路工作所需的电流。重载情况下(大于十倍或百倍的静态电流IQ),IQ 对效率的影响并不明显,因为负载电流远大于IQ,而随着负载电流的降低,效率有下降的趋势,因为IQ 对应的功率占总功率的比例提高。

    这一点对于大多数时间处于休眠模式或其它低功耗模式的应用尤其重要,许多消费类产品即使在“关闭”状态下,也需要保持键盘扫描或其它功能的供电,这时,无疑需要选择具有极低IQ的电源。

● 电源架构对效率的提高

    SMPS 的控制架构是影响开关电源效率的关键因素之一。这一点我们已经在同步整流架构中讨论过,由于采用低导通电阻的MOSFET 取代了功耗较大的开关二极管,可有效改善效率指标。

    另一种重要的控制架构是针对轻载工作或较宽的负载范围设计的,即跳脉冲模式,也称为脉冲频率调制(PFM)。与单纯的PWM 开关操作(在重载和轻载时均采用固定的开关频率)不同,跳脉冲模式下转换器工作在跳跃的开关周期,可以节省不必要的开关操作,进而提高效率。

    跳脉冲模式下,在一段较长时间内电感放电,将能量从电感传递给负载,以维持输出电压。当然,随着负载吸收电流,输出电压也会跌落。当电压跌落到设置门限时,将开启一个新的开关周期,为电感充电并补充输出电压。

    需要注意的是跳脉冲模式会产生与负载相关的输出噪声,这些噪声由于分布在不同频率(与固定频率的PWM 控制架构不同),很难滤除。

    先进的SMPS IC 会合理利用两者的优势:重载时采用恒定PWM 频率;轻载时采用跳脉冲模式以提高效率,图1 所示IC即提供了这样的工作模式。

    当负载增加到一个较高的有效值时,跳脉冲波形将转换到固定PWM,在标称负载下噪声很容易滤除。在整个工作范围内,器件根据需要选择跳脉冲模式和PWM 模式,保持整体的最高效率(图8)。

    下图8中的曲线D、E、F所示效率曲线在固定PWM模式下,轻载时效率较低,但在重载时能够提供很高的转换效率(高达98%)。如果设置在轻载下保持固定PWM 工作模式,IC将不会按照负载情况更改工作模式。这种情况下能够使纹波保持在固定频率,但浪费了一定功率。重载时,维持PWM 开关操作所需的额外功率很小,远远低于输出功率。

    另一方面,跳脉冲“空闲”模式下的效率曲线(图8中的A、B、C)能够在轻载时保持在较高水平,因为开关只在负载需要时开启。对7V输入曲线,在1mA负载的空闲模式下能够获得高于60%的效率。

51c嵌入式~电路~合集24_电路_09

    上图,图8:降压转换器在PWM 和空闲(跳脉冲)模式下效率曲线,注意:轻载时,空闲模式下的效率高于PWM模式。

  • 优化SMPS

    开关电源因其高效率指标得到广泛应用,但其效率仍然受SMPS电路的一些固有损耗的制约。设计开关电源时,需要仔细研究造成SMPS损耗的来源,合理选择SMPS IC,从而充分利用器件的优势,为了在保持尽可能低的电路成本,甚至不增加电路成本的前提下获得高效的SMPS,工程师需要做出全面的选择。


5、无源元件损耗

    我们已经了解MOSFET和二极管会导致SMPS损耗。采用高品质的开关器件能够大大提升效率,但它们并不是唯一能够优化电源效率的元件。

    图1详细介绍了一个典型的降压型转换器IC的基本电路。集成了两个同步整流MOSFET,低RDS(ON) MOSFET,效率很高。这个电路中,开关元件集成在IC内部,已经为具体应用预先选择了元器件。然而,为了进一步提高效率,设计人员还需关注无源元件—外部电感和电容,了解它们对功耗的影响。


6、电感功耗阻性损耗

    电感功耗包括线圈损耗和磁芯损耗两个基本因素,线圈损耗归结于线圈的直流电阻(DCR),磁芯损耗归结于电感的磁特性。

    DCR 定义为以下电阻公式:

51c嵌入式~电路~合集24_电路_10

    式中,ρ为线圈材料的电阻系数,l为线圈长度,A为线圈横截面积。

    DCR将随着线圈长度的增大而增大,随着线圈横截面积的增大而减小。可以利用该原则判断标准电感,确定所要求的不同电感值和尺寸。对一个固定的电感值,电感尺寸较小时,为了保持相同匝数必须减小线圈的横截面积,因此导致DCR增大;对于给定的电感尺寸,小电感值通常对应于小的DCR,因为较少的线圈数减少了线圈长度,可以使用线径较粗的导线。

    已知DCR和平均电感电流(具体取决于SMPS 拓扑),电感的电阻损耗(PL(DCR))可以用下式估算:

PL(DCR) = LAVG2× DCR

    这里,IL(AVG)是流过电感的平均直流电流。对于降压转换器,平均电感电流是直流输出电流。尽管DCR的大小直接影响电感电阻的功耗,该功耗与电感电流的平方成正比,因此,减小DCR 是必要的。

    另外,还需要注意的是:利用电感的平均电流计算PL(DCR) (如上述公式)时,得到的结果略低于实际损耗,因为实际电感电流为三角波。本文前面介绍的MOSFET 传导损耗计算中,利用对电感电流的波形进行积分可以获得更准确的结果。更准确。当然也更复杂的计算公式如下:

PL(DCR) = (IP3 - IV3)/3 × DCR

    式中IP 和IV 为电感电流波形的峰值和谷值。


7、磁芯损耗

    磁芯损耗并不像传导损耗那样容易估算,很难估测。它由磁滞、涡流损耗组成,直接影响铁芯的交变磁通。SMPS 中,尽管平均直流电流流过电感,由于通过电感的开关电压的变化产生的纹波电流导致磁芯周期性的磁通变化。

    磁滞损耗源于每个交流周期中磁芯偶极子的重新排列所消耗的功率,可以将其看作磁场极性变化时偶极子相互摩擦产生的“摩擦”损耗,正比于频率和磁通密度。

    相反,涡流损耗则是磁芯中的时变磁通量引入的。由法拉第定律可知:交变磁通产生交变电压。因此,这个交变电压会产生局部电流,在磁芯电阻上产生I2R 损耗。

    磁芯材料对磁芯损耗的影响很大。SMPS 电源中普遍使用的电感是铁粉磁芯,铁镍钼磁粉芯(MPP)的损耗最低,铁粉芯成本最低,但磁芯损耗较大。

    磁芯损耗可以通过计算磁芯磁通密度(B)的最大变化量估算,然后查看电感或铁芯制造商提供的磁通密度和磁芯损耗(和频率)图表。峰值磁通密度可以通过几种方式计算,公式可以在电感数据资料中的磁芯损耗曲线中找到。

    相应地,如果磁芯面积和线圈数已知,可利用下式估计峰值磁通: 

51c嵌入式~电路~合集24_电路_11

    这里,B 是峰值磁通密度(高斯),L 是线圈电感(亨),ΔI 是电感纹波电流峰峰值(安培),A 是磁芯横截面积(cm2),N 是线圈匝数。

    随着互联网的普及,可以方便地从网上下载资料、搜索器件信息,一些制造商提供了交互式电感功耗的计算软件,帮助设计者估计功耗。使用这些工具能够快捷、准确地估计应用电路中的功率损耗。例如,Coilcraft 提供的在线电感磁芯损耗和铜耗计算公式,简单输入一些数据即可得到所选电感的磁芯损耗和铜耗。


8、电容损耗

    与理想的电容模型相反,电容元件的实际物理特性导致了几种损耗。电容在SMPS 电路中主要起稳压、滤除输入/输出噪声的作用(图1),电容的这些损耗降低了开关电源的效率。这些损耗主要表现在三个方面:等效串联电阻损耗、漏电流损耗和电介质损耗。

    电容的阻性损耗显而易见。既然电流在每个开关周期流入、流出电容,电容固有的电阻(RC)将造成一定功耗。漏电流损耗是由于电容绝缘材料的电阻(RL)导致较小电流流过电容而产生的功率损耗。电介质损耗比较复杂,由于电容两端施加了交流电压,电容电场发生变化,从而使电介质分子极化造成功率损耗。

51c嵌入式~电路~合集24_电路_12

    上图,图9:电容损耗模型一般简化为一个等效串联电阻(ESR)。

    所有三种损耗都体现在电容的典型损耗模型中(图9 左边部分),用电阻代表每项损耗。与电容储能相关的每项损耗的功率用功耗系数(DF)表示,或损耗角正切(δ)。每项损耗的DF 可以通过由电容阻抗的实部与虚部比得到,可以将每项损耗分别插入模型中。

    为简化损耗模型,图9中的接触电阻损耗、漏电流损耗和电介质损耗集中等为一个等效串联电阻(ESR)。ESR 定义为电容阻抗中消耗有功功率的部分。

    推算电容阻抗模型、计算ESR (结果的实部)时,ESR 是频率的函数。这种相关性可以在下面简化的ESR等式中得到证明:

51c嵌入式~电路~合集24_电路_13

    式中,DFR、DFL 和DFD 是接触电阻、漏电流和电介质损耗的功耗系数。

    利用这个等式,我们可以观察到随着信号频率的增加,漏电流损耗和电介质损耗都有所减小,直到接触电阻损耗从一个较高频点开始占主导地位。在该频点(式中没有包括该参数)以上,ESR 因为高频交流电流的趋肤效应趋于增大。

    许多电容制造商提供ESR 曲线图表示ESR 与频率的关系。例如,TDK 为其大多数电容产品提供了ESR 曲线,参考这些与开关频率对应曲线图,得到ESR 值。

    然而,如果没有ESR 曲线图,可以通过电容数据资料中的DF 规格粗略估算ESR。DF 是电容的整体DF (包括所有损耗),也可以按照下式估算ESR: 

51c嵌入式~电路~合集24_电路_14

    无论采用哪种方法来得到ESR 值,直觉告诉我们,高ESR 会降低开关电源效率,既然输入和输出电容在每个开关周期通过ESR 充电、放电。这导致I2× RESR 功率损耗。这个损耗(PCAP(ESR))可以按照下式计算:

PCAP(ESR) = ICAP(RMS)2 × RESR

    式中,ICAP(RMS)是流经电容的交流电流有效值RMS。对降压电路的输出电容,可以采用电感纹波电流的有效值RMS。输入滤波电容的RMS 电流的计算比较复杂,可以按照下式得到一个合理的估算值:

ICIN(RMS) = IOUT/VIN × [VOUT (VIN - VOUT)]1/2

    显然,为减小电容功率损耗,应选择低ESR 电容,有助于SMPS 电源降低纹波电流。ESR 是产生输出电压纹波的主要原因,因此选择低ESR 的电容不仅仅单纯提高效率,还能得到其它好处。

    一般来说,不同类型电介质的电容具有不同的ESR 等级。对于特定的容量和额定电压,铝电解电容和钽电容就比陶瓷电容具有更高的ESR 值。聚酯和聚丙烯电容的ESR 值介于它们之间,但这些电容尺寸较大,SMPS 中很少使用。

    对于给定类型的电容,较大容量、较低的fS 能够提供较低的ESR。大尺寸电容通常也会降低ESR,但电解电容会带来较大的等效串联电感。陶瓷电容被视为比较好的折中选择,此外,电容值一定的条件下,较低的电容额定电压也有助于减小ESR。








二、在晶振两边各接一对地电容的原因

很多开发者对晶振两边要各接一个对地电容的做法表示不理解,因为这个电容有时可以去掉。参考很多书籍,却发现书中讲解的很少,提到最多的往往是:对地电容具稳定作用或相当于负载电容等,都没有很深入地去进行理论分析。

    另外一方面,很多爱好者都直接忽略了晶体旁边的这两个电容,他们认为按参考设计做就行了。但事实上,这是振荡电路,又称“三点式电容振荡电路”,如下图所示。

51c嵌入式~电路~合集24_电路_15

MCU三点式电容振荡电路

    其中,Y1是晶体,相当于三点式里面的电感;C1和C2是电容,而5404和R1则实现了一个NPN型三极管(大家可以对照高频书里的三点式电容振荡电路)。相关推荐:单片机中晶振的工作原理是什么?

接下来将为大家分析一下这个电路

    首先,上面电路图中5404必须搭一个电阻,不然它将处于饱和截止区,而不是放大区,因为R1相当于三极管的偏置作用,能让5404处于放大区域并充当一个反相器,从而实现NPN三极管的作用,且NPN三极管在共发射极接法时也是一个反相器。

    其次将用通俗的方法为大家讲解一下这个三点式振荡电路的工作原理。

    众所周知,一个正弦振荡电路的振荡条件为:系统放大倍数大于1,这个条件较容易实现;但另一方面,还需使相位满足360°。而问题就在于这个相位:由于5404是一个反相器,因此已实现了180°移相,那么就只需C1、C2和Y1再次实现 180°移相就可以了。恰好,当C1、C2和Y1形成谐振时,就能实现180移相;最简单的实现方式就是以地作为参考,谐振的时候,由于C1、C2中通过的电流相同,而地则在C1、C2之间,所以恰好电压相反,从而实现180移相。

    再则,当C1增大时,C2端的振幅增强;当C2降低时,振幅也增强。有时即使不焊接C1、C2也能起振,但这种现象不是由不焊接C1、C2的做法造成的,而是由芯片引脚的分布电容引起,因为C1、C2的电容值本来就不需要很大,这一点很重要。

那么,这两个电容对振荡稳定性到底有什么影响呢?

    由于5404的电压反馈依靠C2,假设C2过大,反馈电压过低,这时振荡并不稳定;假设C2过小,反馈电压过高,储存能量过少,则容易受外界干扰,还会辐射影响外界。而C1的作用与C2的则恰好相反。在布板的时候,假设为双面板且比较厚,那么分布电容的影响则不是很大;但假设为高密度多层板时,就需要考虑分布电容,尤其是VCO之类的振荡电路,更应该考虑分布电容。

    因此,那些用于工控的项目,建议最好不要使用晶体振荡,而是直接接一个有源的晶振。

    很多时候大家会采用32.768K的时钟晶体来做时钟,而不是通过单片机的晶体分频来做时钟,其中原因想必很多人也不明白,其实上这是和晶体的稳定度有关:频率越高的晶体,Q值一般难以做高,频率稳定度也比较差;而 32.768K晶体在稳定度等各方面的性能表现都不错,还形成了一个工业标准,比较容易做高。另外值得一提的是,32.768K是16 bit数据的一半,预留最高1 bit进位标志,用作定时计数器内部数字计算处理也非常方便。








三、单片机中晶振的工作原理是什么?

    晶振在单片机中是必不可少的元器件,只要用到CPU的地方就必定有晶振的存在,那么晶振是如何工作的呢?

什么是晶振

    晶振一般指晶体振荡器,晶体振荡器是指从一块石英晶体上按一定方位角切下的薄片,简称为晶片。

    石英晶体谐振器,简称为石英晶振(Crystal oscillator),如下图椭圆物体。

51c嵌入式~电路~合集24_电路_16

    而在封装内部添加IC组成振荡电路的晶体元件称为晶体振荡器。其产品一般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的。

晶振工作原理

    石英晶体振荡器是利用石英晶体的压电效应制成的一种谐振器件,它的基本构成大致是:从一块石英晶体上按一定方位角切下薄片,在它的两个对应面上涂敷银层作为电极,在每个电极上各焊一根引线接到管脚上,再加上封装外壳就构成了石英晶体谐振器,简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的。

    若在石英晶体的两个电极上加一电场,晶片就会产生机械变形。反之,若在晶片的两侧施加机械压力,则在晶片相应的方向上将产生电场,这种物理现象称为压电效应。

51c嵌入式~电路~合集24_电路_17

    如果在晶片的两极上加交变电压,晶片就会产生机械振动,同时晶片的机械振动又会产生交变电场。

    在一般情况下,晶片机械振动的振幅和交变电场的振幅非常微小,但当外加交变电压的频率为某一特定值时,振幅明显加大,比其他频率下的振幅大得多,这种现象称为压电谐振,它与LC回路的谐振现象十分相似。它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。

    当晶体不振动时,可把它看成一个平板电容器称为静电电容C,它的大小与晶片的几何尺寸、电极面积有关,一般约几个皮法到几十皮法。当晶体振荡时,机械振动的惯性可用电感L来等效。

    一般L的值为几十豪亨到几百豪亨。晶片的弹性可用电容C来等效,C的值很小,一般只有0.0002~0.1皮法。晶片振动时因摩擦而造成的损耗用R来等效,它的数值约为100欧。

    由于晶片的等效电感很大,而C很小,R也小,因此回路的品质因数Q很大,可达1000~10000。加上晶片本身的谐振频率基本上只与晶片的切割方式、几何形状、尺寸有关,而且可以做得精确,因此利用石英谐振器组成的振荡电路可获得很高的频率稳定度。

    计算机都有个计时电路,尽管一般使用“时钟”这个词来表示这些设备,但它们实际上并不是通常意义的时钟,把它们称为计时器可能更恰当一点。

    计算机的计时器通常是一个精密加工过的石英晶体,石英晶体在其张力限度内以一定的频率振荡,这种频率取决于晶体本身如何切割及其受到张力的大小。有两个寄存器与每个石英晶体相关联,一个计数器和一个保持寄存器。

    石英晶体的每次振荡使计数器减1。当计数器减为0时,产生一个中断,计数器从保持寄存器中重新装入初始值。这种方法使得对一个计时器进行编程,令其每秒产生60次中断(或者以任何其它希望的频率产生中断)成为可能。每次中断称为一个时钟嘀嗒。

晶振在电气上可以等效成一个电容和一个电阻并联再串联一个电容的二端网络,电工学上这个网络有两个谐振点,以频率的高低分其中较低的频率为串联谐振,较高的频率为并联谐振。

    由于晶体自身的特性致使这两个频率的距离相当的接近,在这个极窄的频率范围内,晶振等效为一个电感,所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。

    这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路,由于晶振等效为电感的频率范围很窄,所以即使其他元件的参数变化很大,这个振荡器的频率也不会有很大的变化。

    晶振有一个重要的参数,那就是负载电容值,选择与负载电容值相等的并联电容,就可以得到晶振标称的谐振频率。

    一般的晶振振荡电路都是在一个反相放大器的两端接入晶振,再有两个电容分别接到晶振的两端,每个电容的另一端再接到地,这两个电容串联的容量值就应该等于负载电容,请注意一般IC的引脚都有等效输入电容,这个不能忽略。

    一般的晶振的负载电容为15皮或12.5皮,如果再考虑元件引脚的等效输入电容,则两个22皮的电容构成晶振的振荡电路就是比较好的选择。









四、单片机中常用的负电压是怎样产生的?

负电压的产生电路图原理

    在电子电路中我们常常需要使用负电压,比如说我们在使用运放的时候常常需要建立一个负电压。下面就简单的以正5V电压到负电压5V为例说一下它的电路。

    通常需要使用负电压时一般会选择使用专用的负压产生芯片,但这些芯片都比较贵,比如ICL7600,LT1054等。差点忘了MC34063了,这个芯片使用的最多了,关于34063的负压产生电路这里不说了,在datasheet中有的。下面请看我们在单片机电子电路中常用的两种负电压产生电路。

51c嵌入式~电路~合集24_电路_18

    现在的单片机有很多都带有了PWM输出,在使用单片机的时候PWM很多时候是没有用到的,用它辅助产生负压是不错的选择。PWM相关文章推荐:STM32中PWM的配置与应用详解。

    上面的电路是一个最简单的负压产生电路了。使用的原件是最少的了,只需要给它提供1kHz左右的方波就可以了,相当简单。这里需要注意这个电路的带负载能力是很弱的,同时在加上负载后电压的降落也比较大。

    由于上面的原因产生了下面的这个电路:

51c嵌入式~电路~合集24_电路_19

负电压产生电路分析

    电压的定义:电压(voltage),也称作电势差或电位差,是衡量单位电荷在静电场中由于电势不同所产生的能量差的物理量。其大小等于单位正电荷因受电场力作用从A点移动到B点所做的功,电压的方向规定为从高电位指向低电位的方向。

    说白了就是:某个点的电压就是相对于一个参考点的电势之间的差值。V某=E某-E参。一般把供电电源负极当作参考点。电源电压就是Vcc=E电源正-E电源负。

    想产生负电压,就让它相对于电源负极的电势更低即可。要想更低,必须有另一个电源的介入,根本原理都是利用两个电源的串联。电源2正极串联在参考电源1的负极后,电源2负极就是负电压了。

51c嵌入式~电路~合集24_电路_20

    一个负电压产生电路:利用电容充电等效出一个新电源,电容串联在GND后,等效为电源2,则产生负电压。

51c嵌入式~电路~合集24_电路_21

    1、电容充电:当PWM为低电平时,Q2打开,Q1关闭,VCC通过Q2给C1充电,充电回路是VCC-Q2-C1-D2-GND,C1上左正右负。

51c嵌入式~电路~合集24_电路_22

    2、电容C1充满电。

51c嵌入式~电路~合集24_电路_23

    3、电容C1作为电源,C1高电势极串联在参考点。C1放电,从C2续流,产生负电压。

    当PWM为低电平时,Q2关闭,Q1打开,C1开始放电,放电回路是C1-C2-D1,这实际上也是对C2进行充电的过程。C2充好电后,下正上负,如果VCC的电势为5点几伏,就可以输出-5V的电压了。

51c嵌入式~电路~合集24_电路_24

    产生负电压(-5V)的方案。

51c嵌入式~电路~合集24_电路_25

    7660和MAX232输出能力有限,做示波器带高速运放很吃力,所以也得用4片并联的方式扩流。第一版是7660两片并联的。
    用普通的DC/DC芯片都可以产生负电压,且电压精确度同正电压一样,驱动能力也很强,可以达到300mA以上。
    一般的开关电源芯片都能产生负电压,实在不行用开关电源输出的PWM去推电荷泵,也可以产生较大的电流,成本也很低,不知纹波要求多少,电荷泵用LC滤波之后纹波相当小的。7660是电荷泵,所以电流很小。
    整个示波器的设计,数字电源的+5V和模拟电源的+5V是分开供电的,但是数字地和模拟地应该怎么处理呢?
    数字地和模拟地是一定要连在一起的,不然电路没法工作。
    数字部分的地返回电流不能流过模拟部分地,两个地应该在稳定的地参考点连在一起。

负电压的意义

  • 人为规定
    例如电话系统里是用-48V来供电的,这样可以避免电话线被电化学腐蚀。当然了,反着接电话也是可以工作的,无非是电压参考点变动而已。
  • 通讯接口需要
    例如RS232接口,就必须用到负电压。-3V~-15V表示1,+3~+15V表示0。这个是当初设计通讯接口时的协议,只能遵守咯。PS:MAX232之类的接口芯片自带电荷泵,可以自己产生负电压。
  • 为(非轨到轨)运放提供电源轨
    老式的运放是没有轨到轨输入/输出能力的,例如OP07,输入电压范围总是比电源电压范围分别小1V,输出分别小2V。这样如果VEE用0V,那么输入端电压必须超过1V,输出电压不会低于2V。这样的话可能会不满足某些电路的设计要求。为了能在接近0V的输入/输出条件下工作,就需要给运放提供负电压,例如-5V,这样才能使运放在0V附近正常工作。不过随着轨到轨运放的普及,这种情况也越来越少见了。
  • 自毁电路
    一般来说芯片内部的保护电路对于负电压是不设防的,所以只要有电流稍大,电压不用很高的负电压加到芯片上,就能成功摧毁芯片。









五、运放电路应用实例分析

同相放大器

    运放的同相放大器形式,它的输出信号与输入信号的相位相同,即:同一时刻的极性是相同的。

    同相放大器的电路形式,如下图所示:


51c嵌入式~电路~合集24_电路_26

  运放的同相放大器形式

    同相放大器的增益,由Rf和Rs决定,并且总是大于1。

    增益K计算公式如下:

K=1+Rf/Rs

    同相放大器,施加的反馈方式是电压串联负反馈,这种负反馈具有增大输入电阻、降低输出电阻的作用。

    然而,反馈深度又决定了输入电阻、输出电阻的改变程度。

    当Rs的阻值接近无穷大时,同相放大器的增益无限接近1,此时的效果等效为电压跟随器,此时把Rf减小到0,性能基本不变,此时,电压跟随器的电路形式如下图所示:


51c嵌入式~电路~合集24_电路_27

运放的电压跟随器形式

    电压跟随器,通常用在高阻抗电路与低阻抗负载之间的匹配,起到缓冲/隔离的作用。关于运放的视频,请移步此处:看懂运算放大器原理

    由于电压跟随器,有很深的负反馈,获得的缓冲/隔离作用远胜于单个分立元件组成的电压跟随器。

反相放大器

    运放的反相放大器形式,它的输出信号与输入信号的相位相反,即:同一时刻的极性是相反的。

    反相放大器的电路形式,如下图所示:


51c嵌入式~电路~合集24_电路_28

运放的反相放大器形式

    反相放大器的增益,由Rf和Rs决定,增益可以小于1、等于1、大于1。

    增益K计算公式如下:

K=-Rf/Rs

    式中的‘负号’表示输出极性与输入极性相反。

    反相放大器,施加的反馈方式是电压并联负反馈,这种负反馈,能减小输入和输出电阻的作用。

    然而,反馈深度又决定了输入电阻、输出电阻的改变程度。

    由于负反馈的作用,运放的反相输入端成为交流电位与地相等的虚地。

    利用这个虚地,反相放大器可以成为多个输入信号叠加的加法器。

    运放的加法器形式,如下图所示:


51c嵌入式~电路~合集24_电路_29

运放的加法器形式

    加法器的输出信号Ao≈-Rf·(1/R1·V1+1/R2·V2+。。.+1/Rn·Vn)

    可见,输出信号是各个输入信号按比例叠加的结果,电阻R1至Rn可以分别控制各个输入信号的混合比例。

    加法器在多路信号的混合上有着很多的应用。

    反相放大器,在单管放大电路上也有一样的用法,如下图所示:


51c嵌入式~电路~合集24_电路_30

单管与运放组成的反相放大器对比

积分器

    如果把反相放大器的电阻Rf用电容Cf替换,此时就变成了一个积分器。

    如下图所示:


51c嵌入式~电路~合集24_电路_31

积分器

    积分器,实质上等效于一个低通滤波器,滤波器的截止频率fo的计算公式如下:

fo=1/2π·Cf·Rs

    当输入频率等于fo时,积分器的增益等于1。

    当输入频率低于fo时,积分器的增益以6dB/oct的斜率,随着输入频率的降低而升高,直到达到运放的开环增益为止。

    积分器常用于取出信号中的直流分量。

    如果使用单纯RC型低通滤波器,来获得同样的效果,电容取值要比积分器的Cf大得多,需要的容量大概是开环增益值乘以Cf这个数值,这几乎不能实现,或者是造价太高了。

    因此积分器,被大量用在伺服系统中,有些音频放大器,就是利用运放的积分器,组成DC伺服电路,以便让放大器的直流偏移电压控制在最小值。








六、接地电阻为何常被限制在4Ω以内?

什么是接地电阻?

接地电阻就是电流由接地装置流入大地再经大地流向另一接地体或向远处扩散所遇到的电阻,它包括接地线和接地体本身的电阻、接地体与大地的电阻之间的接触电阻以及两接地体之间大地的电阻或接地体到无限远处的大地电阻。

接地电阻大小直接体现了电气装置与“地”接触的良好程度,也反映了接地网的规模。在单点接地系统、干扰性强等条件下,可以采用辅助地极的测量方式进行测量。

接地主要分以下四种

1、保护接地:电气设备的金属外壳,混凝土、电杆等,由于绝缘损坏有可能带电,为了防止这种情况危及人身安全而设的接地。

2、防静电接地:防止静电危险影响而将易燃油、天然气贮藏罐和管道、电子设备等的接地。

3、防雷接地:为了将雷电引入地下,将防雷设备(避雷针等)的接地端与大地相连,以消除雷电过电压对电气设备、人身财产的危害的接地,也称过电压保护接地。

4、工作接地:是指将电力系统的某点(如中性点)直接接大地,或经消弧线圈、电阻等与大地金属连接,如变压器、互感器中性点接地等。

接地电阻规范要求

1、独立的防雷保护接地电阻应小于等于10欧;
2、独立的安全保护接地电阻应小于等于4欧;
3、独立的交流工作接地电阻应小于等于4欧;
4、独立的直流工作接地电阻应小于等于4欧;
5、防静电接地电阻一般要求小于等于100欧;
6、共用接地体(联合接地)应不大于接地电阻1欧。

注:避雷针的地线属于防雷保护接地,如果避雷针接地电阻和防静电接地电阻都是按要求设置的,那么就可以将防静电设备的地线与避雷针地线接在一起,因为避雷针的接地电阻比静电接地电阻小10倍,因此发生雷电事故时大部分雷电将从避雷针地泄放,经过防静电地的电流则可以忽略不计。

为什么一般不大于4Ω?

接地电阻是电流由接地装置流入大地再经大地流向另一接地体或向远处扩散所遇到的电阻,作用是向大地放电,以保证安全。

很多家用电器,我们在使用过程中,往往会接触到电器的壳体,比如冰箱开关门、洗衣机开关门等。但一旦电器发生故障,壳体会带上一定的电压,当人接触壳体时会发生电击,十分危险,因此通过接地电阻把电引向大地是非常有必要的。

对于接地电阻,我们希望越小越好。根据欧姆定律,电压一定时,电阻与电流成反比;因此,工作电压确定的情况下,接地电阻越小,能通过的电流就越大,电流泄放效果越好。如果漏电的话,电就全部从接地的地线上传到地下了。

1.噪声的接地电阻的最高限值为什么是4Ω

正常情况下,当电气系统设备假若发生故障时,故障电流正常不会大于10A,所以当接地电阻为4Ω时,流过接地电阻时产生的故障电压可由欧姆定律计算:4x10=40V。而经实验形成的标准规定,在正常和故障情况下,任何两导体间或任一导体与大地之间的电压均不得超过交流(50~500Hz)有效值50V。

这样小于50V的故障电压是较为安全的,几乎不可能引起人体电击事故,因此接地电阻的最高限值就规定在了4Ω。

51c嵌入式~电路~合集24_电路_32

2.重要原因

符合法律法规和行业标准是保持接地电阻相应阻值的重要原因。电力系统建设、运行和管理必须遵守一系列法律法规和行业标准,在电力行业这些规范规定,都是经过无数次的实践检验得来的经验教训,尤其是涉及安全的条款,无一不是电力先行者们经过血的教训而得来的实践经验和数据,其中就包括接地电阻的规定。

例如《电气安全规范》,规定了不同类型的电气设备对于接地电阻的要求。若接地电阻大于规定值,则会导致设备存在安全隐患,就违反相关标准和法规,更重要的是影响周边人员生命安全。

51c嵌入式~电路~合集24_电路_33

3.合适的接地方式

选用合适的接地方式也能保证接地电阻不大于4Ω。在不同的用电场所,需要选择适当的接地方式。例如,对于干式变压器,使用母线法接地,可以减小母线电感,提高设备的抗干扰能力,进而保持接地电阻不大于4Ω。

4.地面环境和接地材料的影响

通常,地面的土壤电阻率、潮湿程度、温度等因素会影响接地电阻。选择合适的接地材料和合理的接地方式,可以调整接地电阻的大小,保证接地电阻不大于4Ω。

51c嵌入式~电路~合集24_电路_34

接地电阻的应用场景

具体应用来看,接地分好多种场景,常见的接地包括:防雷接地(也就是常见的避雷针):接地电阻越小,一旦遭受雷击时雷电通过接地线向大地放电就越快,也就是越安全。

电器设备安全地(如洗衣机机壳接地)

很多家用电器尤其是大电器像冰箱、洗衣机、空调等,都需要接地使用(机壳接地)。当机壳漏电时,接地电阻越小,漏电就会越多通过接地线传入大地。但如果接地电阻太大(假如大过人体电阻),当人触摸机壳时,人体就成了接地线,电流就从人体流入大地,导致人体触电,相当危险。

还有电子设备内部的工作接地等等,都是接地电阻越小越好。有一些电子设备会产生静电,如果接入了接地电阻,能够防止因为静电而产生的危险。









七、0Ω电阻可以过多大电流?

0Ω电阻到底能过多大电流?这个问题想必每位硬件工程师都查过。而与之相关的还有一个问题,那就是0Ω电阻的阻值到底有多大?

    这两个问题本来是很简单的,答案应该也是很明确的,但网上网友却给出了不尽相同的答案。有的人说0Ω电阻是50mΩ,还有的人说其实只有20mΩ;有的人说只能过1A电流,还有的人说可以过1.5A……

    那么,到底是多大呢?下面,我们一步一步来看。

0Ω电阻阻值大小

    针对这两个问题,我专门查了一下电阻的标准。根据EN60115-2电阻标准文件记载,0Ω电阻的阻值是0Ω,但也会有偏差。0Ω最大电阻偏差有三种可以选择,分别为10mΩ、20mΩ和50mΩ。

    也就是说,0Ω电阻偏差可以允许有多种偏差,这主要看电阻厂商做的是哪种了。

51c嵌入式~电路~合集24_电路_35

    我下载了几大品牌的,比如罗姆、国巨、光颉的普通0Ω电阻规格书查看了一下,发现它们标注的0Ω电阻,最大阻值都是50mΩ。

    由此可以得出结论:常用的普通0Ω电阻的阻值最大不超过50mΩ。

0Ω电阻的过流能力

    网上还有一种观点,认为0Ω电阻的电流是根据功率算出来的,电阻按照50mΩ来算。这样的话,0805的电阻功率一般为1/8W,算出额定电流应该是1.58A。但是,我查看规格书发现,罗姆、国巨、光颉这几大品牌的都是2A,与计算出来的有些出入。

    罗姆、国巨、光颉三大厂家的普通0Ω电阻额定电流如下:

51c嵌入式~电路~合集24_电路_36

    从上图可以看出,三大厂家的0Ω电阻的额定电流还是略有差别的。我建议综合各家的、按照最小值来选,这样就不论什么品牌,都不会超出规格设计了。

    额定电流综合之后的表格如下:

51c嵌入式~电路~合集24_电路_37

    我们看到,常规的电阻的电流都不大,按照综合后的最小值来选的话,最大的也就2A。如果设计电路时发现,我要用3A或4A的0Ω电阻,那该怎么办呢?其实很简单,可以用2个0Ω电阻并联起来就行了。

    说到这里,可能大家会觉得奇怪,怎么有的封装变大了,但过流并没有增加呢?例如,0805和1206都是2A,在这里应该是额定电流虽然没有增加,但瞬间电流应该是能过更大了。如果你打开国巨的电阻规格书,就会发现它写了两个参数,一个是额定电流,另一个是最大电流。额定电流都是2A,但最大电流0805是5A,1206是10A。

51c嵌入式~电路~合集24_电路_38

    注:Jumper就是0Ω电阻(标准文件就是这么写的,如下图所示)。

51c嵌入式~电路~合集24_电路_39

特殊大额定电流的0Ω电阻

    如果是更大的电流,也是电阻可选的。不过,这些电阻就不常规了,比如这个罗姆的超低阻值电阻,最大阻值0.5mΩ,小了100倍,额定电流更是达到了20A+,但是价格比较贵,要好几毛钱,而普通电阻一分钱能买好几个。

51c嵌入式~电路~合集24_电路_40


巧用0Ω电阻设计PCB板

    许多硬件初学者看到PCB板上用到0Ω电阻时,往往就会一脸懵圈,相关文章:零欧姆电阻的使用技巧。他们经常会问:既然这玩意儿里面啥也没有,干嘛还要用它?

    其实,0Ω电阻的用处可大了,如果用好它,可以极大地方便PCB板的设计和调试。下面,我们就来简单说说0Ω电阻的作用。

    例如,老板出于成本的考虑,让你设计一个单面板,也就是说,元器件的安装及走线都只能在一面,你最头疼的是有些线实在走不过去,必须跨线连接,打俩孔用跳线?如果在研发的时候,这种方法还是可以的,但有一天你的设计变成了产品,需要大批量生产,机器折腾起跳线来要比放置一个电阻麻烦的多,这时候0Ω电阻就能帮你大忙了!根据你的空间,可以选用0805、0603或0402的电阻。

51c嵌入式~电路~合集24_电路_41

调试时的前后级隔离

    如果你的设计是新的,对PCB板上很多部分的功能以及能够实现的性能还不确定,拿回板子来将会面临一场惊心动魄的调试,debug的一个重要原则就是把问题限定在最小的范围内,因此多块电路之间的隔离就非常重要。

    在调试A电路时,你不希望B电路的工作影响到你的调试,那么最好的方式就是断掉它们之间的连接,而0Ω电阻就是一个最好的隔离方式!

    调试的时候不焊接,等调试完成确认这部分电路没问题了,就可以将0Ω电阻安装上。当然,在最终的产品中可以彻底去掉。

51c嵌入式~电路~合集24_电路_42


测试电流用

    如果你想测试某一路的电流大小,一种方式是通过电压表测量该通路上某电阻两端的电压(确保电压表的内阻不要影响到测量的精度),通过欧姆定律就可以计算出该路的电流。

    另一种方式就是直接将电流表串在该回路上,因此在该电路上可以放置一个0Ω电阻,测量电流的时候用电流表两端代替该电阻,等测量完毕就能将该电阻安装上了。

给自己调试带来灵活性

    可以预留各种可能性,根据实际的需要进行选装不同的电阻,它可以替代掉跳线,避免了跳线的钻孔、安装占用比较大的空间,而且跳线也会引起高频干扰。

    比如,PCB板上设计有低通滤波器,如果发现最终不需要或者一开始调试的时候没时间调试低通滤波器,但又必须让信号流通过去,可以用0Ω电阻来代替原来设计中的电阻/电感,而不安装电容。在匹配电路参数不确定时,以0Ω电阻代替,实际调试的时候确定参数再以具体的数值的元器件来代替。

用于信号完整性的模拟地和数字地的单点连接

    有人说0Ω电阻跟没有一样,干嘛不直接连接上?想象一下,如果你在电路原理图里没有这个0Ω电阻,做PCB Layout的时候就可能忽略这个单点连接的原则,CAD软件也会乱连在一起,达不到你单点连接的初衷。

    当然,单点连接的时候也可以用磁珠,但我个人的观点是连接点的位置选择好的话,磁珠除了比电阻贵之外,没有什么好处。在实际的操作中,你可以用比较小的封装的0Ω电阻,比如0402和0201,焊接的时候直接用烙铁将两端搭接在一起就可以,这样连电阻也省了。

51c嵌入式~电路~合集24_电路_43


增加被逆向工程的难度

    如果你在电路上放置多个不同颜色、不同封装、没有阻值标记的0Ω电阻,不影响电路的工作性能,但却可以让抄你板子的人瞬间抓狂。

    PCB板上支持不同的配置,有的版本可能有部分电路不安装,可以用它来隔离不安装的电路部分,比如iPhone中有WiFi版本和WiFi+3G版本的,用的实际上是一个设计。

     怎么样?这个0Ω电阻的作用很大吧!在以后的项目中大家慢慢体会吧,很多时候灵活应用它,会让你很多头疼的问题都能迎刃而解。








八、如何提升嵌入式系统RTC时钟精度?

嵌入式系统运行过程中,RTC(Real-Time Clock)时钟可能受到多种因素的干扰,导致延时或超时现象。

这种问题直接影响系统时间的同步性和整体功能的稳定性。

为了解决这一关键问题,本文将从硬件设计、器件选型到软件算法优化提出一套综合性方案,旨在全面提升RTC时钟的精确性与可靠性。

RTC延时与超时的原因分析

RTC常用的基准频率为32.768kHz,但其精度受晶振品质、外部干扰及匹配电路设计的影响较大。

此外,MCU内部集成的RTC模块由于芯片工艺限制,其计量精度较差,同时功耗较高,难以满足高精度场景需求。

为了提升RTC性能,建议在高精度需求场景中优先采用外部RTC专用芯片,如PCF8563或PCF85063。

下表总结了几种常见RTC芯片的时钟精度:

51c嵌入式~电路~合集24_电路_44

硬件设计优化

硬件设计是提升RTC精度的基础。以下是关键优化要点:

1. 晶振匹配电容的选型

32.768kHz晶振的匹配电容必须符合晶振设计手册的要求。负载电容 CL 的计算公式如下:

51c嵌入式~电路~合集24_电路_45

编辑

其中:

  • CL1,CL2:匹配电容;
  • Cstray:电路板的杂散电容(通常为5pF左右)。

例如,当 CL1=CL2=15pF 且 Cstray=5pF 时,计算得 CL=12.5pF。

51c嵌入式~电路~合集24_电路_46

51c嵌入式~电路~合集24_电路_47

2. 外部晶振与RTC芯片的匹配

在选择高精度RTC芯片(如PCF8563)后,需要确保外部晶振的性能参数(如频率温漂、老化率)与RTC芯片适配,并尽量减少PCB布线干扰和寄生效应。

软件补偿算法优化

即便硬件设计得当,由于生产工艺、芯片差异等不可控因素,RTC时钟仍可能存在偏差。此时,可通过软件补偿算法进一步提升时钟精度。

1. 补偿寄存器原理

RTC补偿寄存器通过添加或减少修正脉冲来调整时间,而非直接改变晶振频率。

以PCF8563为例,其补偿寄存器的设置包括:

  • bit7:补偿模式;
  • bit[6:0]:补偿值。

51c嵌入式~电路~合集24_电路_48

2. 补偿值计算方法方法一:基于频率测量

具体计算流程如下:

  1. 使用频率计或高精度示波器测量RTC芯片的输出频率Fmeas(需先设置CLKOUT输出);
  2. 计算与理想时钟频率(32.768kHz)的偏差:


51c嵌入式~电路~合集24_电路_49

根据补偿模式计算补偿值:

51c嵌入式~电路~合集24_电路_50

  1. 其中,模式0和模式1的系数分别为4.34和4.069。

例如,当 Fmeas=32768.48Hz 时:

  • Eppm=14.648ppm;
  • 模式0补偿值 = 14.648/4.34≈3;
  • 模式1补偿值 = 14.648/4.069≈4。
方法二:基于时间偏差测试

在无频率测量条件下,可通过24小时的时间偏差测试计算补偿值:

  1. 测量RTC与标准时间的偏差 Δt\Delta tΔt(单位:秒);
  2. 计算偏移量:

51c嵌入式~电路~合集24_电路_51

根据模式系数计算补偿值:

51c嵌入式~电路~合集24_电路_52

例如,若RTC每天快7秒:

  • Eppm=7/0.0864≈81.0185ppm;
  • 模式0补偿值 = 81.0185/4.34≈19;
  • 模式1补偿值 = 81.0185/4.069≈20。

注:0.0864秒为1ppm一天的时间偏差,计算方法为:

51c嵌入式~电路~合集24_电路_53

51c嵌入式~电路~合集24_电路_54

51c嵌入式~电路~合集24_电路_55


通过硬件和软件的协同优化,可以显著提高RTC的精度和可靠性。在实际应用中:

  1. 建议优先选用高精度RTC芯片并严格按照晶振手册设计匹配电路;
  2. 针对特定应用场景,采用补偿寄存器算法定期校准时钟;
  3. 在长时间运行条件下,结合外部时间同步机制进一步提升系统稳定性。