一、晶振为什么没有封装进STM32芯片内部？
有一些电子设备需要频率高度稳定的交流信号，而LC振荡器稳定性较差，频率容易漂移，即产生的交流信号频率容易变化。关于LC振荡器，可参考此文：一看就懂！动画讲解LC振荡器的工作原理。
在振荡器中采用一个特殊的元件——石英晶体，可以产生高度稳定的信号，这种采用石英晶体的振荡器称为晶体振荡器，简称晶振，如下图是各种各样的晶振。
电子元器件的小型化趋势，有力促进了当下社会的发展进步，电子元器件越小，为主板节约的空间越大，因此，有人异想天开，如果能将晶振电路封装到IC芯片(如时钟芯片)内部将是多么完美，就如同有源晶振在无源晶振的基础内置振动芯片，就无需外部的电容电阻等元器件了。
但实际出于各种原因，晶振并没有内置到IC芯片中。这究竟是为什么呢？
原因 1
早些年，芯片的生产制作工艺也许还不能够将晶振做进芯片内部，但是现在可以了。这个问题主要还是实用性和成本决定的。
原因 2
芯片和晶振的材料是不同的，芯片 (集成电路) 的材料是硅，而晶体则是石英 (二氧化硅)，没法做在一起，但是可以封装在一起，目前已经可以实现了，但是成本就比较高了。
原因 3
晶振一旦封装进芯片内部，频率也固定死了，想再更换频率的话，基本也是不可能的了，而放在外面, 就可以自由的更换晶振来给芯片提供不同的频率。
有人说，芯片内部有 PLL，管它晶振频率是多少，用 PLL 倍频/分频不就可以了，那么这有回到成本的问题上来了，100M 的晶振集成到芯片里, 但我用不了那么高的频率，我只想用 10M 的频率，那我为何要去买你集成了 100M 晶振的芯片呢，又贵又浪费。
我们通常所说的 "片内时钟", 是不是实际上片内根本没有晶振, 是有RC 振荡电路。
以上STM32的时钟框图，关于STM32时钟，推荐此文：详解STM32的时钟系统，收藏了。
可以看出STM32系统时钟的供给可以有3种方式：
- HSI，高速内部时钟信号STM32单片机内带的时钟 (8M频率), 精度较差。
- HSE，高速外部时钟信号，精度高。来源：HSE外部晶体/陶瓷谐振器(晶振)HSE用户外部时钟
- PLL，低速外部晶体32.768kHz主要提供一个精确的时钟源 一般作为RTC时钟使用。
如果选用内部时钟作为系统时钟，其倍频达不到72Mhz，最多也就8Mhz/2*16 = 64Mhz。
如果使用内部RC振荡器而不使用外部晶振，请按照如下方法处理：
1）对于100脚或144脚的产品，OSC_IN应接地，OSC_OUT应悬空。
2）对于少于100脚的产品，有2种接法：
- OSC_IN和OSC_OUT分别通过10K电阻接地。此方法可提高EMC性能。
- 分别重映射OSC_IN和OSC_OUT至PD0和PD1，再配置PD0和PD1为推挽输出并输出'0'。此方法可以减小功耗并(相对上面i)节省2个外部电阻。
时钟是STM32单片机的脉搏，是单片机的驱动源。
使用任何一个外设都必须打开相应的时钟。这样的好处就是，如果不使用一个外设的时候，就把它的时钟关掉，从而可以降低系统的功耗，达到节能，实现低功耗的效果。
二、DC/DC电源电路的PCB Layout技巧
在DC-DC芯片的应用设计中，PCB布板是否合理对于芯片能否表现出其最优性能有着至关重要的影响。不合理的PCB布板会造成芯片性能变差如线性度下降（包括输入线性度以及输出线性度）、带载能力下降、工作不稳定、EMI辐射增加、输出噪声增加等，更严重的可能会直接造成芯片损坏。
一般DC-DC芯片的使用手册中都会有其对应的PCB布板设计要求以及布板示意图，本次我们就以同步BUCK芯片为例简单讲一讲关于DC-DC芯片应用设计中的PCB Layout设计要点。
1、关注芯片工作的大电流路径
DC-DC芯片布板需遵循一个非常重要的原则，即开关大电流环路面积尽可能小。下图所示的BUCK拓补结构中可以看到芯片开关过程中存在两个大电流环路。红色为输入环路，绿色为输出环路。每一个电流环都可看作是一个环路天线，会对外辐射能量，引起EMI问题，辐射的大小与环路面积呈正比。
注意：当芯片引脚设置不足以让我们同时兼顾输入环路与输出环路最小时，对于BUCK而言，应优先考虑输入部分回路布线最优化。因为输出回路中电流是连续的，而输入回路中电流是跳变的，会产生较大的di/dt，会引起EMI问题的可能性更高。如果是BOOST芯片，则应优先考虑输出回路布线最优化。
2、输入电容的配置
- 对于BUCK芯片而言，要想使输入环路尽可能小，输入电容应尽可能靠近芯片引脚放置
- 为了让电容滤波效果更好，让电源先经过输入电容，再进入芯片内部
- CIN 使用的大容量电容器，一般情况下频率特性差，所以要与 CIN 并联频率特性好的高频率去耦电容器 CBYPASS
- 电流容量小的电源（IO≤1A）场合，容量值也变小，所以有时可用1个陶瓷电容器兼具CIN 和 CBYPASS 功能
3、电感的配置
- 对于BUCK芯片而言，要想使输入环路尽可能小，电感要靠近芯片SW引脚放置
- 以覆铜方式走线减小寄生电感、电阻
- SW节点要以最小面积处理大电流，防止铜箔面积变大会起到天线的作用，使 EMI 增加
- 电感附近不要走敏感信号线
- 自举电路这一块，自举电路要尽量去靠近 SW pin 脚来缩短整个高频的流通路径
附上温升10℃时，PCB板的线宽、覆铜厚度与通过电流的对应关系供参考。
4、输出电容的配置
- 降压转换器中，由于向输出串联接入电感器，所以输出电流平滑
- 输出电容靠近电感放置
5、反馈路径的布线
- 通常FB反馈网络处的分压电阻都采用K级，10K级或上百K的阻值，阻值越大，越容易受干扰，应远离各种噪声源如电感、SW、续流二极管等
- FB、COMP脚的信号地尽可能地与走大电流的功率地隔离开，然后进行单点相连，尽量不要让大电流信号的地 去干扰到小信号电流的地
- FB的分压电阻要从VOUT上进行采样，采样点要靠近输出电容处才能获得更准确的实际输出电压值
