这里仅总结一下IO控制相关及这种总线等 ~持续更新 第18部的啊
一、常见总线：IIC、IIS、SPI、UART、JTAG、CAN、SDIO、GPIO
IIC
IIC(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线用两条线(SDA和SCL)在总线和装置之间传递信息，在微控制器和外部设备之间进行串行通讯或在主设备和从设备之间的双向数据传送。I2C是OD输出的，大部分I2C都是2线的（时钟和数据），一般用来传输控制信号。
IIS
I2S（Inter-IC Sound Bus）是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准。I2S有3个主要信号：1.串行时钟SCLK，也叫位时钟，即对应数字音频的每一位数据，SCLK有1个脉冲。2.帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。3.串行数据SDATA，就是用二进制补码表示的音频数据。有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock）。
SPI
SPI(Serial Peripheral Interface：串行外设接口);SPI是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM,FLASH,实时时钟,AD转换器,还有数字信号处理器和数字信号解码器之间。SPI接口是以主从方式工作的,这种模式通常有一个主器件和一个或多个从器件,其接口包括以下四种信号：（1）MOSI – 主器件数据输出,从器件数据输入 （2）MISO – 主器件数据输入,从器件数据输出 （3）SCLK – 时钟信号,由主器件产生（4）/SS – 从器件使能信号,由主器件控制。
UART
UART(Universal Asynchronous Receiver Transmitter：通用异步收发器)。将由计算机内部传送过来的并行数据转换为输出的串行数据流。将计算机外部来的串行数据转换为字节，供计算机内部使用并行数据的器件使用。在输出的串行数据流中加入奇偶校验位，并对从外部接收的数据流进行奇偶校验,在输出数据流中加入启停标记，并从接收数据流中删除启停标记。处理由键盘或鼠标发出的中断信号（键盘和鼠标也是串行设备）。可以处理计算机与外部串行设备的同步管理问题。有一些比较高档的UART还提供输入输出数据的缓冲区。常用TXD，RXD，/RTS，/CTS。
JTAG
JTAG (Joint Test Action Group 联合测试行动小组)是一种国际标准测试协议（IEEE1149.1兼容），主要用于芯片内部测试。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。测试复位信号(TRST,一般以低电平有效)一般作为可选的第五个端口信号。一个含有JTAGDebug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部寄存器和挂在CPU总线上的设备，如FLASH，RAM，内置模块的寄存器，象UART，Timers，GPIO等等的寄存器。
CAN
CAN全称为“Controller Area Network”，即控制器局域网，是国际上应用最广泛的现场总线之一。最初，CAN被设计作为汽车环境中的微控制器通讯，在车载各电子控制装置ECU之 间交换信息，形成汽车电子控制网络。比如：发动机管理系统、变速箱控制器、仪表装备、电子主干系统中，均嵌入CAN控制装置。一个由CAN总线构成的单一网络中，理论上可以挂接无数个节点。实际应用中，节点数目受网络硬件的电气特性所限制。例如，当使用Philips P82C250作为CAN收发器时，同一网络中允许挂接110个节点。CAN 可提供高达1Mbit/s的数据传输速率，这使实时控制变得非常容易。另外，硬件的错误检定特性也增强了CAN的抗电磁干扰能力。
SDIO
SDIO是SD型的扩展接口，除了可以接SD卡外，还可以接支持SDIO接口的设备，插口的用途不止是插存储卡。支持 SDIO接口的PDA，笔记本电脑等都可以连接象GPS接收器，Wi-Fi或蓝牙适配器，调制解调器，局域网适配器，条型码读取器，FM无线电，电视接收 器，射频身份认证读取器，或者数码相机等等采用SD标准接口的设备。
GPIO
GPIO (General Purpose Input Output 通用输入/输出)或总线扩展器利用工业标准I²C、SMBus™或SPI™接口简化了I/O口的扩展。当微控制器或芯片组没有足够的I/O端口，或当系统 需要采用远端串行通信或控制时，GPIO产品能够提供额外的控制和监视功能。
每个GPIO端口可通过软件分别配置成输入或输出。
二、RS485通信协议
RS-485是美国电子工业协会（EIA）在1983年批准了一个新的平衡传输标准（balanced transmission standard），EIA一开始将RS（Recommended Standard）做为标准的前缀，不过后来为了便于识别标准的来源，已将RS改为EIA/TIA。目前标准名称为TIA-485，但工程师及应用指南仍继续使用RS-485来称呼此标准。
RS-485仅是一个电气标准，描述了接口的物理层，像协议、时序、串行或并行数据以及链路全部由设计者或更高层协议定义。RS-485定义的是使用平衡（也称作差分）多点传输线的驱动器（driver）和接收器（receiver）的电气特性。
关键特性
- 差分传输增加噪声抗扰度，减少噪声辐射
- 长距离链路，最长可达4000英尺（约1219米）
- 数据速率高达10Mbps（40英寸内，约12.2米）
- 同一总线可以连接多个驱动器和接收器
- 宽共模范围允许驱动器和接收器之间存在地电位差异，允许最大共模电压-7-12V
信号电平
RS-485能够进行远距离传输主要得益于使用差分信号进行传输，当有噪声干扰时仍可以使用线路上两者差值进行判断，使传输数据不受噪声干扰。
RS-485差分线路包括以下2个信号：
- A：非反向（non-inverting）信号
- B：反向（inverting）信号
也可能会有第3个信号，为了平衡线路正常动作要求所有平衡线路上有一个共同参考点，称为SC或者G。该信号可以限制接收端收到的共模信号，收发器会以此信号作为基准值来测量AB线路上的电压。
RS-485标准中提到：
- 若是MARK（逻辑1），线路B信号电压比线路A高
- 若是SPACE（逻辑0），线路A信号电压比线路B高
注：不同的IC使用的信号标示方式不同，不过EIA的标准中只使用A和B的名称。数据为1时，信号B会比信号A要高。不过因为标准其中也提到信号A是“非反向信号”，信号B是“反向信号”。因此信号A、B的定义就更容易混淆了，许多组件制造商（错误的）依循了这个A/B的命名原则，所以具体定义需要实际参考设计厂家芯片手册。
为了不引起分歧，一种常用的命名方式是：
- TX+ / RX+ 或D+来代替B（信号1时为高电平）
- TX- / RX- 或D-来代替A（信号0时为低电平）
下图列出在RS-485利用“异步开始-停止”方式发送一个字符（0xD3，最低比特先发送）时，U+端子及 U−端子上的电压变化。
阈值电压
如果发射器输入端收到逻辑高电平（DI=1）,则线路A电压高于线路B（VOA>VOB）；
如果发射器输入端接收到逻辑低电平（DI=0），则线路B电压高于线路A（VOB>VOA）。
如果接收器的输入端线路A电压高于线路B（VIA-VIB>200mV），则接收器输出为逻辑高电平（RO=1）；
如果接收器的输入端线路B电压高于线路A（VIB-VIA>200mV），则接收器输出逻辑低电平（RO=0）。
符合RS-485标准的驱动器能够提供不小于1.5V的差分输出（在54Ω负载下），符合RS-485标准的接收器能检测小到200mV的差分信号输入。即便是在线缆和连接器严重降级的情况下，这两个值仍能为高可靠性的数据传输提供充足的余量。
单位负载（UL）
RS-485总线上的驱动器和接收器最大数量取决于它们的负载特性。驱动器和接收器的负载都是相对单位负载而衡量的。485标准规定一根传输总线上最多可以挂接32个单位负载。
单位负载定义为：在12V共模电压环境中，允许通过稳态负载1mA电流，或者是在-7V共模电压环境中，允许通过稳态负载0.8mA电流。将接收器输入阻抗看作12 kΩ并给收发器1mA电流，这可以代表一个单位负载。 部分RS-485接收器额定具有1/4或1/8UL，意味着可以挂载多数量的连接器。有关UL和接收器输入阻抗对应关系如下图所示：
工作模式
总线接口可以设计为如下两种方式：
- 半双工（Half-Duplex）RS-485
- 全双工（Full-Duplex）RS-485
关于多个半双工总线配置如下图所示，一次只能在一个方向传输数据。
关于全双工总线配置如下图所示，允许主从节点之间双向同时通信。
总线终端和分支长度
为避免信号反射，当线缆长度很长时数据传输线必须有终点，并且分支长度尽可能的短。正确的终端需要终端电阻RT匹配，其值为传输线的特性阻抗Z0。RS-485标准建议线缆的Z0=120Ω。电缆干线通常终端匹配120Ω的电阻，线缆的末尾处各一个。见下图示意：
分支的电气长度（收发器和电缆干线的导线距离）应小于驱动器上升沿时间的十分之一：
LStub ≤ tr * v * c/10
- LStub= 最大分支长度（单位英尺）
- tr= 驱动器（10/90）上升沿时间（单位ns）
- v = 信号在电缆上传输的速率相对于光速的比率
- c = 光速（9.8*10^8ft/s）
太长的分支长度会导致信号发射反射影响阻抗，下图是长分支长度与短分支长度波形对比。
数据速率和电缆长度
使用高数据速率时，只能使用较短线缆。使用低数据速率时，可以使用较长的线缆。对应低速率应用，电缆的直流电阻通过在电缆压降增加了噪声裕量，限制了电缆长度。使用高速率应用时，电缆的交流效应限制了信号质量，限制电缆长度。下图提供了较为保守的电缆长度和数据速率变化曲线。
故障安全（Fail-Safe）
总线空闲期间，没有器件驱动总线，接收器输出处于未定义状态。这会导致UART上接收到随机数据，进而影响无效起始位或帧错误。为了解决该问题，可以在总线上放置上拉下拉电阻进行偏置，具体上下拉电阻大小选择后面会讲到，如下图所示：
R1和R2计算如下（假设RT=120Ω）：
R1=R2=R
VIA-VIB ≥ 200mV
VIA-VIB = RT*VCC / (2R+RT) = 200mV
if VCC = 5V,then R = 1440Ω
if VCC = 3V,then R = 960Ω
如果R值有较低值（VIA-VIB>200mV），系统有更大的噪声裕量。当然上下拉电阻会导致DC电流偏置，增加Tx负载，使得节点数量减少。有关总线状态和差分输入电压图形如下图所示：
真故障安全接收器（Ture Fail-Safe Receivers）
新一代RS-485接收器经过改进，使差分输入阈值电压从±200mV调整至-200mV和-30mV，这样就可以省去使用上下拉电阻。在总线空闲期间，VIA-VIB=0（大于-30mV）导致接收器输出处于高电平（RO=1），处于确定状态。
隔离
RS-485通常使用较长链路，这会引起总线上不同节点的地电平略有不同，当有较大地电势差时会以共模干扰的形式叠加到传输线上。如果叠加的干扰信号超出接收器输入共模范围，依靠本地接地作为电流回路是很危险的，最好的解决方式是使用信号和电源隔离来实现健壮的长距离传输，下图是ADI ADM2485隔离RS-485芯片连线示意图：
ESD保护
在工业应用中，雷击、电源波动、静电放电会产生较大的瞬变电压对RS-485收发器造成损害。以下ESD保护、EFT保护和浪涌保护技术规范适用于RS-485应用：
- IEC 61000-4-2 ESD protection
- IEC 61000-4-4 EFT protection
- IEC 61000-4-5 surge protection
使用外部钳位器件（比如TVS二极管），保护程度可进一步提升。在RS-485应用中，TVS是将总线上的电压钳位到RS-485收发器的共模电压范围（-7–12V）。一些TVS器件专门为RS-485Y应用设计。对于更高的电源瞬变，可在受保护器件与输入引脚之间增加电阻RS（10-20Ω）来加强保护。
三、通信协议 IIC 与 SPI 最对比
现今，在低端数字通信应用领域，我们随处可见IIC(Inter-Integrated Circuit)和 SPI(Serial Peripheral Interface)的身影。原因是这两种通信协议非常适合近距离低速芯片间通信。Philips(for IIC)和Motorola(for SPI)出于不同背景和市场需求制定了这两种标准通信协议。
IIC开发于1982年，当时是为了给电视机内的CPU和外围芯片提供更简易的互联方式。电视机是最早的嵌入式系统之一，而最初的嵌入系统是使用内存映射(memory-mapped I/O)的方式来互联微控制器和外围设备的。要实现内存映射，设备必须并联入微控制器的数据线和地址线，这种方式在连接多个外设时需大量线路和额外地址解码芯片，很不方便并且成本高。
为了节省微控制器的引脚和和额外的逻辑芯片，使印刷电路板更简单，成本更低，位于荷兰的Philips实验室开发了“Inter-Integrated Circuit”，IIC或I2C ，一种只使用二根线接连所有外围芯片的总线协议。最初的标准定义总线速度为100kbps。经历几次修订，主要是1995年的400kbps，1998的3.4Mbps。
有迹象表明，SPI总线首次推出是在1979年，Motorola公司将SPI总线集成在他们第一支改自68000微处理器的微控制器芯片上。SPI总线是微控制器四线的外部总线(相对于内部总线)。与IIC不同，SPI没有明文标准，只是一种事实标准，对通信操作的实现只作一般的抽象描述，芯片厂商与驱动开发者通过data sheets和application notes沟通实现上的细节。
SPI总线介绍
对于有经验的数字电子工程师来说，用SPI互联两支数字设备是相当直观的。SPI是一种四根信号线协议，如下图。
- SCLK：Serial Clock (output from master)。
- MOSI;SIMO：Master Output，Slave Input(output from master)，
- MISO;SOMI：Master Input，Slave Output(output from slave)。
- SS：Slave Select (active low，outputfrom master)。
SPI是单主设备(single-master)通信协议，这意味着总线中的只有一支中心设备能发起通信。当SPI主设备想读/写从设备时，它首先拉低从设备对应的SS线(SS是低电平有效)，接着开始发送工作脉冲到时钟线上，在相应的脉冲时间上，主设备把信号发到MOSI实现“写”，同时可对MISO采样而实现“读”，如下图。
SPI有四种操作模式：模式0、模式1、模式2和模式3.它们的区别是定义了在时钟脉冲的哪条边沿转换(toggles)输出信号，哪条边沿采样输入信号，还有时钟脉冲的稳定电平值(即时钟信号无效时是高还是低)。每种模式由一对参数刻画，它们称为时钟极(clock polarity)CPOL与时钟期(clock phase)CPHA。
主从设备必须使用相同的工作参数——SCLK\CPOL和CPHA，才能正常工作。如果有多个从设备，并且它们使用了不同的工作参数，那么主设备必须在读写不同从设备间重新配置这些参数。
SPI不规定最大传输速率，没有地址方案；SPI也没规定通信应答机制，没有规定流控制规则。事实上，SPI主设备甚至并不知道指定的从设备是否存在。这些通信控制都得通过SPI协议以外自行实现。例如，要用SPI连接一支“命令-响应控制型”解码芯片，则必须在SPI的基础上实现更高级的通信协议。
SPI并不关心物理接口的电气特性，例如信号的标准电压。在最初，大多数SPI应用都是使用间断性时钟脉冲和以字节为单位传输数据的，但现在有很多变种实现了连续性时间脉冲和任意长度的数据帧。
IIC总线介绍
与SPI的单主设备不同，IIC是多主设备的总线，IIC没有物理的芯片选择信号线，没有仲裁逻辑电路，只使用两条信号线——serial data(SDA)和serial clock(SCL)。
IIC协议规定：
- 每一支IIC设备都有一个唯一的七位设备地址。
- 数据帧大小为8位的字节。
- 数据(帧)中的某些数据位，用于控制通信的开始、停止、方向(读写)和应答机制。
IIC数据传输速率有标准模式(100kbps)、快速模式(400kbps)和高速模式(3.4Mbps），另外一些变种实现了低速模式(10kbps)和快速+模式(1Mbps)。
物理实现上，IIC总线由两根信号线和一根地线组成。两根信号线都是双向传输的，参考下图。IIC协议标准规定发起通信的设备称为主设备，主设备发起一次通信后，其它设备均为从设备。
IIC通信过程大概如下。首先，主设备发一个START信号，这个信号就像对所有其它设备喊：请大家注意！然后其它设备开始监听总线以准备接收数据。接着，主设备发送一个7位设备地址加一位的读写操作的数据帧。当所设备接收数据后，比对地址自己是否目标设备。如果比对不符，设备进入等待状态，等待STOP信号的来临；如果比对相符，设备会发送一个应答信号——ACKNOWLEDGE作回应。
当主设备收到应答后便开始传送或接收数据。数据帧大小为8位，尾随一位的应答信号。主设备发送数据，从设备应答；相反主设备接数据，主设备应答。当数据传送完毕，主设备发送一个STOP信号，向其它设备宣告释放总线，其它设备回到初始状态。
基于IIC总线的物理结构，总线上的START和STOP信号必定是唯一的。另外，IIC总线标准规定：SDA线的数据转换必须在SCL线的低电平期，在SCL线的高电平期，SDA线的上数据是稳定的。
在物理实现上，SCL线和SDA线都是漏极开路(open-drain)，通过上拉电阻外加一个电压源。当把线路接地时，线路为逻辑0，当释放线路，线路空闲时，线路为逻辑1。基于这些特性，IIC设备对总线的操作仅有“把线路接地”——输出逻辑0。
IIC总线设计只使用了两条线，但相当优雅地实现任意数目设备间无缝通信，堪称完美。我们设想一下，如果有两支设备同时向SCL线和SDA线发送信息会出现什么情况。
基于IIC总线的设计，线路上不可能出现电平冲突现象。如果一支设备发送逻辑0，其它发送逻辑1，那么线路看到的只有逻辑0。也就是说，如果出现电平冲突，发送逻辑0的始终是“赢家”。
总线的物理结构亦允许主设备在往总线写数据的同时读取数据。这样，任何设备都可以检测冲突的发生。当两支主设备竞争总线的时候，“赢家”并不知道竞争的发生，只有“输家”发现了冲突——当它写一个逻辑1，却读到0时——而退出竞争。
十位设备地址
任何IIC设备都有一个7位地址，理论上，现实中只能有127种不同的IIC设备。实际上，已有IIC的设备种类远远多于这个限制，在一条总线上出现相同的地址的IIC设备的概率相当高。为了突破这个限制，很多设备使用了双重地址——7位地址加引脚地址(external configuration pins)。IIC标准也预知了这种限制，提出10位的地址方案。
10位的地址方案对IIC协议的影响有两点：
第一，地址帧为两个字节长，原来的是一个字节。
第二，第一个字节前五位最高有效位用作10位地址标识，约定是“11110”。
除了10位地址标识，标准还预留了一些地址码用作其它用途，如下表：
时钟拉伸
在IIC通信中，主设备决定了时钟速度。因为时钟脉冲信号是由主设备显式发出的。但是，当从设备没办法跟上主设备的速度时，从设备需要一种机制来请求主设备慢一点，这种机制称为时钟拉伸。而基于IIC结构的特殊性，这种机制得到实现。当从设备需要降低传输的速度的时候，它可以按下时钟线，逼迫主设备进入等待状态，直到从设备释放时钟线，通信才继续。
高速模式
原理上讲，使用上拉电阻来设置逻辑1，会限制总线的最大传输速度。而速度是限制总线应用的因素之一。这也说明为什么要引入高速模式(3.4Mbps)。在发起一次高速模式传输前，主设备必须先在低速的模式下(例如快速模式)发出特定的“High Speed Master”信号。为缩短信号的周期和提高总线速度，高速模式必须使用额外的I/O缓冲区。另外，总线仲裁在高速模式下可屏蔽掉。更多的信息请参与总线标准文档。
IIC与SPI对比
我们来对比一下IIC和SPI的一些关键点。
1、总线拓扑结构\信号路由\硬件资源耗费
IIC只需两根信号线，而标准SPI至少四根信号，如果有多个从设备，信号需要更多。一些SPI变种虽然只使用三根线——SCLK、SS和双向的MISO/MOSI，但SS线还是要和从设备一对一根。另外，如果SPI要实现多主设备结构，总线系统需额外的逻辑和线路。用IIC构建系统总线唯一的问题是有限的7位地址空间，但这个问题新标准已经解决——使用10位地址。从第一点上看，IIC是明显的大赢家。
2、数据吞吐\传输速度
如果应用中必须使用高速数据传输，那么SPI是必然的选择。因为SPI是全双工，IIC的不是。SPI没有定义速度限制，一般的实现通常能达到甚至超过10Mbps。IIC最高的速度也就快速+模式(1Mbps)和高速模式(3.4Mbps)，后面的模式还需要额外的I/O缓冲区，还并不是总是容易实现的。
3、优雅性
IIC常被称更优雅于SPI。公正的说，笔者更倾向于认为两者同等优雅和健壮。IIC的优雅在于它的特色——用很轻盈的架构实现了多主设备仲裁和设备路由。但是对使用的工程师来讲，理解总线结构更费劲，而且总线的性能不高。
SPI的优点在于它的结构相当的直观简单，容易实现，并且有很好扩展性。SPI的简单性不足称其优雅，因为要用SPI搭建一个有用的通信平台，还需要在SPI之上构建特定的通信协议软件。也就是说要想获得SPI特有而IIC没有的特性——高速性能，工程师们需要付出更多的劳动。另外，这种自定的工作是完全自由的，这也说明为什么SPI没有官方标准。IIC和SPI都对低速设备通信提供了很好的支持，不过，SPI适合数据流应用，而IIC更适合“字节设备”的多主设备应用。
总结
在数字通信协议簇中，IIC和SPI常称为“小”协议，相对Ethernet、USB、SATA、PCI-Express等传输速度达数百上千兆字节每秒的总线。但是，我们不能忘记的是各种总线的用途是什么。“大”协议是用于系统外的整个系统之间通信的，“小”协议是用于系统内各芯片间的通信，没有迹象表明“大”协议有必要取代“小”协议。IIC和SPI的存在和流行体现了“够用就好”的哲学。回应文首，IIC和SPI如此流行，它是任何一位嵌入式工程师必备的工具。
