makefile基础
反斜杠(\)是换行符的意思。 这样比较便于Makefile的易读。 我们可以把这个内容保存在文件为“Makefile”或“makefile”的文件中,然后在该目录下直接输入命令“make”就可以生成执行文件 定义变量:objects = main.o kbd.o command.o display.o insert.o search.o files.o utils.o 我们就可以很方便地在我们的makefile中以“$(objects)”的方式来使用这个变量了 另类风格的makefile: objects = main.o kbd.o command.o display.o \ .PHONY : clean “.PHONY”表示,clean是个伪目标文件。 清空目标文件的规则:每个Makefile中都应该写一个清空目标文件(.o和执行文件)的规则,这不仅便于重编译,也很利于保持文件的清洁。这是一个“修养” .PHONY : clean makefile综述 Makefile里主要包含了五个东西:显式规则、隐晦规则、变量定义、文件指示和注释。 1、 显式规则。 显式规则说明了,如何生成一个或多的的目标文件。 这是由Makefile的书写者明显指出,要生成的文件,文件的依赖文件,生成的命令。 3、 变量的定义。 在Makefile中我们要定义一系列的变量,变量一般都是字符串,这个有点你C语言中的宏,当Makefile被执行时,其中的变量都会被扩展到相应的引用位置上。 5、 注释。 Makefile中只有行注释,和UNIX的Shell脚本一样,其注释是用“#”字符,这个就像C/C++中的“//”一样。 如果你要在你的Makefile中使用“#”字符,可以用反斜框进行转义,如:“\#”。 最后,还值得一提的是,在Makefile中的命令,必须要以[Tab]键开始。 makefile文件命名: make 命 令 会 在 当 前 目 录 下 按 顺 序 找 寻 文 件 名 为“GNUmakefile”、 “makefile”、 “Makefile”的文件,找到了解释这个文件。 在这三个文件名中,最好使用“Makefile”这个文件名,因为,这个文件名第一个字符为大写,这样有一种显目的感觉。 最好不要用“GNUmakefile”,这个文件是GNU的make识别的。 有另外一些 make 只对全小写的“makefile”文件名敏感,但是基本上来说,大多数的make都支持“makefile”和“Makefile”这两种默认文件名。 当然,你可以使用别的文件名来书写Makefile , 比如:“Make.Linux”,“Make.Solaris”,“Make.AIX”等,如果要指定特定的 Makefile,你可以使用 make 的“-f”和“--file”参数,如:make -f Make.Linux 或 make --file Make.AIX。 makefile include include的语法是:include <filename> filename可以是当前操作系统Shell的文件模式(可以保含路径和通配符) 在include前面可以有一些空字符,但是绝不能是[Tab]键开始。。include和<filename>可以用一个或多个空格隔开 如果文件都没有指定绝对路径或是相对路径的话,make会在当前目录下首先寻找,如果当前目录下没有找到,那么: 1、如果make执行时,有“-I”或“--include-dir”参数,那么make就会在这个参数所指定的目录下去寻找。 -include <filename>其表示,无论include过程中出现什么错误,都不要报错继续执行。 环境变量 MAKEFILES make的工作方式 1、读入所有的Makefile。 makefile书写规则 定义在Makefile中的目标可能会有很多,但是第一条规则中的目标将被确立为最终的目标。 如果第一条规则中的目标有很多个,那么,第一个目标会成为最终的目标。 command可以与target在同一行 或者另起一行tab键缩进 make支持三个通配符:“*”,“?”和“[...]” 波浪号(“~”)字符在文件名中也有比较特殊的用途。如果是“~/test”,这就表示当前用户的$HOME目录下的test目录。而“~hchen/test”则表示用户hchen的宿主目录下的test目录。(这些都是Unix下的小知识了,make也支持)而在Windows或是MS-DOS下,用户没有宿主目录,那么波浪号所指的目录则根据环境变量“HOME”而定。 如果我们的文件名中有通配符,如:“*”,那么可以用转义字符“\”,如“\*”来表示真实的“*”字符,而不是任意长度的字符串。 文件搜寻 当make需要去找寻文件的依赖关系时,你可以在文件前加上路径,但最好的方法是把一个路径告诉make,让make在自动去找。 Makefile文件中的特殊变量“VPATH”就是完成这个功能的,如果没有指明这个变量,make只会在当前的目录中去找寻依赖文件和目标文件。如果定义了这个变量,那么,make就会在当当前目录找不到的情况下,到所指定的目录中去找寻文件了。 VPATH = src:../headers 另一个设置文件搜索路径的方法是使用make的“vpath”关键字 1、vpath <pattern> <directories> vpath %.c foo:bar 伪目标 make无法生成它的依赖关系和决定它是否要执行。“伪目标”的取名不能和文 件名重名.当然,为了避免和文件重名的这种情况,我们可以使用一个特殊的 标记“.PHONY”来显示地指明一个目标是“伪目标”,向make说明,不管是否 有这个文件,这个目标就是“伪目标”。 一口气生成若干个可执行文件,但你只想简单地敲一个make完事,并且,所有 的目标文件都写在一个Makefile中,那么你可以使用“伪目标”这个特性: prog1 : prog1.o utils.o 伪目标同样也可成为依赖 命令来达到清除不同种类文件的目的。 多目标 静态模式 行一次依赖目标的定义。 .o”结尾的目标,也就是“foo.o bar.o”,也就是变量$object集合的模式, 而依赖模式“%.c”则取模式“%.o”的“%”,也就是“foo bar”,并为其加 下“.c”的后缀,于是,我们的依赖目标就是“foo.c bar.c”。而命令中的 “$<”和“$@”则是自动化变量,“$<”表示所有的依赖目标集(也就是 “foo.c bar.c”),“$@”表示目标集(也就是“foo.o bar.o”)。 自动生成依赖性 -MM”参数,不然,“-M”参数会把一些标准库的头文件也包含进来。 ,为每一个“name.c”的文件都生成一个“name.d”的Makefile文件,[.d]文 件中就存放对应[.c]文件的依赖关系。 文件,并把其包含在我们的主Makefile中,这样,我们就可以自动化地生成每 个文件的依赖关系了 删除所有的目标,也就是[.d]文件,第二行的意思是,为每个依赖文件“$<” ,也就是[.c]文件生成依赖文件,“$@”表示模式“%.d”文件,如果有一个C 文件是name.c,那么“%”就是“name”,“$$$$”意为一个随机编号,第二 行生成的文件有可能是“name.d.12345”,第三行使用sed命令做了一个替换 ,关于sed命令的用法请参看相关的使用文档。第四行就是删除临时文件。 所有[.c]的字串都替换成[.d]?????????????? 书写命令 在命令行前,那么,这个命令将不被make显示出来,最具代表性的例子是,我 们用这个功能来像屏幕显示一些信息。 命令,但不会执行命令,这个功能很有利于我们调试我们的Makefile,看看我 们书写的命令是执行起来是什么样子的或是什么顺序的。 两条命令。比如你的第一条命令是cd命令,你希望第二条命令得在cd之后的基 础上运行,那么你就不能把这两条命令写在两行上,而应该把这两条命令写在 一行上,用分号分隔。 make会执行下一条命令,当规则中所有的命令成功返回后,这个规则就算是成 功完成了。 如果一个规则中的某个命令出错了(命令退出码非零),那么 make就会终止执行当前规则,这将有可能终止所有规则的执行。 那么,Makefile中所有命令都会忽略错误。而如果一个规则是以“.IGNORE” 作为目标的,那么这个规则中的所有命令将会忽略错误。 则中的命令出错了,那么就终目该规则的执行,但继续执行其它规则。 嵌套执行make 定义命令包 定义一个变量。定义这种命令序列的语法以“define”开始,以“endef”结 束,如: 使用变量 ,但最好用小括号“()”或是大括号“{}”把变量给包括起来。如果你要使 用真实的“$”字符,那么你需要用“$$”来表示。 :=”操作符,,这种方法,前面的变量不能使用后面的变量,只能使用前面已 定义好了的变量。 动作,那么,这个变量会记录了我们的当前Makefile的调用层数。 义一个变量,其值是一个空格,那么我们可以这样来: 格。因为在操作符的右边是很难描述一个空格的,这里采用的技术很管用,先 用一个Empty变量来标明变量的值开始了,而后面采用“#”注释符来表示变量 定义的终止,这样,我们可以定义出其值是一个空格的变量。 请注意这里关 于“#”的使用,注释符“#”的这种特性值得我们注意,如果我们这样定义一 个变量: 样变量来指定别的目录——“$(dir)/file”那么就完蛋了。 前被定义过,那么这条语将什么也不做。 变量高级应用 追加变量值 override 指示符 多行变量
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
$(objects) : defs.h
kbd.o command.o files.o : command.h
display.o insert.o search.o files.o : buffer.h
clean :
rm edit $(objects)
clean :
-rm edit $(objects)
前面说过,.PHONY意思表示clean是一个“伪目标”,。 而在rm命令前面加了一个小减号的意思就是,也许某些文件出现问题,但不要管,继续做后面的事。clean从来都是放在文件的最后。
2、隐晦规则。由于我们的make有自动推导的功能,所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile,这是由make所支持的。
4、 文件指示。 其包括了三个部分,一个是在一个Makefile中引用另一个Makefile,就像C语言中的include一样;另一个是指根据某些情况指定Makefile中的有效部分,就像C语言中的预编译#if一样;还有就是定义一个多行的命令。
2、 如果目录<prefix>/include(一般是:/usr/local/bin或/usr/include)存在的话,make也会去找。
2、读入被include的其它Makefile。
3、初始化文件中的变量。
4、推导隐晦规则,并分析所有规则。
5、为所有的目标文件创建依赖关系链。
6、根据依赖关系,决定哪些目标要重新生成。
7、执行生成命令。
1-5步为第一个阶段,6-7为第二个阶段。 第一个阶段中,如果定义的变量被使用了,那么,make会把其展开在使用的位置。但make并不会完全马上展开,make使用的是拖延战术,如果变量出现在依赖关系的规则中,那么仅当这条依赖被决定要使用了,变量才会在其内部展开。??????
上面的的定义指定两个目录,“src”和“../headers”,make会按照这个顺序进行搜索目录由“冒号”分隔。(当然,当前目录永远是最高优先搜索的地方)
为符合模式<pattern>的文件指定搜索目录<directories>。
2、vpath <pattern>
清除符合模式<pattern>的文件的搜索目录。
3、vpath
清除所有已被设置好了的文件搜索目录。
vpath %.c blish
而上面的语句则表示“.c”结尾的文件,先在“foo”目录,然后是“bar”目录,最后才
是“blish”目录。
“伪目标”并不是一个文件,只是一个标签,由于“伪目标”不是文件,所以
.PHONY : clean
伪目标同样可以作为“默认目标”。 一个示例就是,如果你的Makefile需要
all : prog1 prog2 prog3
.PHONY : all
cc -o prog1 prog1.o utils.o
prog2 : prog2.o
cc -o prog2 prog2.o
prog3 : prog3.o sort.o utils.o
cc -o prog3 prog3.o sort.o utils.o
.PHONY: cleanall cleanobj cleandiff
cleanall : cleanobj cleandiff
rm program
cleanobj :
rm *.o
cleandiff :
rm *.diff
我们可以输入“make cleanall”和“make cleanobj”和“makecleandiff”
<targets ...>: <target-pattern>: <prereq-patterns ...>
<commands>
targets定义了一系列的目标文件,可以有通配符。是目标的一个集合。
target-parrtern是指明了targets的模式,也就是的目标集模式。
prereq-parrterns是目标的依赖模式,它对target-parrtern形成的模式再进
objects = foo.o bar.o
all: $(objects)
$(objects): %.o: %.c
$(CC) -c $(CFLAGS) $< -o $@
上面的例子中,指明了我们的目标从$object中获取,“%.o”表明要所有以“
cc -M main.c
其输出是:
main.o : main.c defs.h,
于是由编译器自动生成的依赖关系。如果你使用GNU的C/C++编译器,你得用“
GNU组织建议把编译器为每一个源文件的自动生成的依赖关系放到一个文件中
我们可以写出[.c]文件和[.d]文件的依赖关系,并让make自动更新或自成[.d]
%.d: %.c
@set -e; rm -f $@; \
$(CC) -M $(CPPFLAGS) $< > $@.$$$$; \
sed 's,\($*\)\.o[ :]*,\1.o $@ : ,g' < $@.$$$$ > $@; \
rm -f $@.$$$$
这个规则的意思是,所有的[.d]文件依赖于[.c]文件,“rm -f $@”的意思是
“$(sources:.c=.d)”中的“.c=.d”的意思是做一个替换,把变$(sources)
make会一按顺序一条一条的执行命令,每条命令的开头必须以[Tab]键开头
但是 make 的命令默认是被“/bin/sh”,“#”是注释符
显示命令
make会把其要执行的命令行在命令执行前输出到屏幕上。当我们用“@”字符
如果make执行时,带入make参数“-n”或“--just-print”,那么其只是显示
而make参数“-s”或“--slient”则是全面禁止命令的显示。
命令执行
,如果你要让上一条命令的结果应用在下一条命令时,你应该使用分号分隔这
命令出错
每当命令运行完后,make会检测每个命令的返回码,如果命令返回成功,那么
忽略命令的出错,我们可以在Makefile的命令行前加一个减号“-”
还有一个全局的办法是,给make加上“-i”或是“--ignore-errors”参数,
make的参数的是“-k”或是“--keep-going”,这个参数的意思是,如果某规
如果Makefile中出现一些相同命令序列,那么我们可以为这些相同的命令序列
define run-yacc
yacc $(firstword $^)
mv y.tab.c $@
endef
变量在声明时需要给予初值,而在使用时,需要给在变量名前加上“$”符号
我们可以使用make中的另一种用变量来定义变量的方法。这种方法使用的是“
对于系统变量“MAKELEVEL”,其意思是,如果我们的make有一个嵌套执行的
下面再介绍两个定义变量时我们需要知道的,请先看一个例子,如果我们要定
nullstring :=
space := $(nullstring) # end of the line
nullstring是一个Empty变量,其中什么也没有,而我们的space的值是一个空
dir := /foo/bar # directory to put the frobs in
dir这个变量的值是“/foo/bar”,后面还跟了4个空格,如果我们这样使用这
FOO ?= bar
其含义是,如果FOO没有被定义过,那么变量FOO的值就是“bar”,如果FOO先
我们可以使用“+=”操作符给变量追加值,如:
objects = main.o foo.o bar.o utils.o
objects += another.o
下面的这个示例展示了define的用法:
define two-lines
echo foo
echo $(bar)
endef
读《跟我一起写makefile》
原创
©著作权归作者所有:来自51CTO博客作者never623的原创作品,请联系作者获取转载授权,否则将追究法律责任
上一篇:makefile基础
下一篇:我的友情链接
提问和评论都可以,用心的回复会被更多人看到
评论
发布评论
相关文章
-
跟我一起写 Makefile(三)
跟我一起写 Makefile(三)主要内容:Makefile 总述一、Makefile里有什么?二、Mak
makefile里有什么 Makefile的文件名 引用其它的Makefile make的工作方式 -
跟我一起写 Makefile(九)
在Makefile中可以使用函数来处理变量,从而让我们的命令或是规则更为的灵活和具有智能。make所支持的函数也不算很多,不过已经足够我们的操作了。函数调用后,函数的返回值可以当做变量来使用。
C++ Makefile 程序开发 跟我一起写Makefile