PCB阻抗设计参考 、 PCB迹线的阻抗控制技术 、 PCB阻抗匹配总结
阻抗大小与 差分线的线宽、线间距、介质厚度、成品铜厚、介电常数、叠层结构 等有关。
差分线的线宽、线间距，这些都是在 PCB 规则里设置好的。为什么要设置成线宽 6 mil，间距 8 mil 等等这样的要求，除了与制版价格有关，它还和阻抗大小有关的！！
线宽、线距设置
线宽：（最小线宽 5mil）
差分线间距：（差分线最小间距 10mil）
其他信号线间距：（最小线宽 7.5mil）
查看板卡厚度和叠层结构
在 Design--Layer Stack Manager—thickness
阻抗相关参数说明
（1）铜层厚度
铜层厚度代表了 PCB 迹线的高度 T。内层铜箔通常情况下用到 1 OZ（厚度为 35 微米），也有在电源层要流过大电流时用到 2OZ（厚度为 70 微米）。外层铜箔常用 1/2 OZ(18 微米)，但由于经过板镀和图形电镀最终成品外层铜厚将达到48 微米（实际计算时用该值），设计成其他铜厚将较难控制铜厚厚度公差。若外层使用 1OZ铜箔，则最终铜厚将达到 65 微米。
（2） PCB 板迹线的上下线宽
由于侧蚀的影响， PCB 迹线的截面为一梯形，上下线宽差距以 1mil 来计算，其中下线宽=要求线宽，而上线宽=要求线宽-1mil。
（3） 阻焊层
阻焊层厚度按 10um 为准（选择盖阻焊模式），但有机印后将会有所增厚，但其变化将基本不会带来阻抗值的变化。
（4） 介质厚度
常用板材（芯板）： (mm OZ/OZ *表示其数值为不包括铜箔厚度的芯板厚度)
0.13* 1/1 0.21* 1/1 0.25* 1/1 0.36* 1/1
0.51* 1/1 0.71* 1/1 0.80* 1/1
1.0 1/1 1.2 1/1 1.6 0.5/0.5 1.6 1/1 1.6 2/2
2.0 1/1 2.0 2/2 2.4 1/1 3.0 1/1 3.2 1/1
芯板在计算控制阻抗时的实际厚度：
常用半固化片： (mm/mil)
7628： 0.175/6.9
2116： 0.11/4.3
1080： 0.066/2.6
实际计算厚度时注意半固化片随着两面线路结构不同而有所不同：（mil）
其中 GND 层包括铜面积占 80%以上的线路层。如果介质在 HOZ 和 1OZ 铜箔之间，其厚度按 HOZ 情况计算。
（5） 介电常数
● Er 的值是线路板材质的绝缘常数（介电常数）， 它对于线路的特性阻抗值而言是一个重要的组成部分。设计厂商因此有时会指定迹线阻抗值并依赖于线路板制造商来控制流程，以使迹线阻抗满足设计厂商指定的技术规范。
● 迹线的控制阻抗与板材介电常数的平房根成反比。
● 通过板材供应商提供的板材阻抗范围为 4.2~5.2，而 POLAR 公司建议单端采用 4.2，而差分若两线间距小会有所影响则建议采用 4.7。
● 根据一年多来各阻抗实验及生产板，我公司选用 4.2 进行计算能符合要求。
● 由于介电常数与板材型号和信号频率有相关性， 请设计人员能充分考虑该影响。如：高频板材有介电常数 2.5 等。
输线阻抗控制典型应用总结
我们的制版要求，如果需要差分阻抗，一般会有这几个选项：
层数：4
板厚1.6mm，整板喷锡工艺。
阻抗匹配 目录中的图片信号需要100欧姆差分阻抗匹配。
则 1.6mm 厚度的 4 层 PCB 板加工，建议做阻抗设计的时候按照 1.5mm 厚度进行设计，剩下 0.1mm 厚度留给工厂作为其他工艺要求用（后制成厚度，绿油、丝印等）。
板厚 1.5mm（采用 1.2 35/35 的芯板，其余两个介质层为 2116）。
- L1/L4 层差分信号(阻抗控制为 100Ω)的线宽/间距可以为 5/5、 5/6、 6/7、 6/8、 6/9(mil/mil)
- L1/L4 层差分信号(阻抗控制为 75Ω)的线宽/间距可以为 10/7、 10/6、 11/9、 11/10、10/11(mil/mil)
L1 和 L2 层、 L3 和 L4 层之间的介质层用 2116，模式为 Copper/Gnd(HOZ)， 所以 厚度 H=4.6mil，介电常数为 4.5，外层铜厚为 1OZ(1.9mil)。
实际板厚： 0.01+0.048+0.12+1.2+0.12+0.048+0.01=1.556mm。
注 1：此处差分信号表示方式线宽/间距中的间距指的是两条差分线内侧边到边的距离，在 Allegro 中设置布线规则中也使用内侧边到边的距离， 但在有些参考中用的是两条差分线中心到中心的距离， 在应用时要注意加以区别。 例： 8/8(mil/mil)的差分线如果间距是用内侧边到边的距离表示，则差分线中心到中的间距表示为 8/16(mil/mil)。
注 2： 实际板厚计算中 0.01 代表的时 PCB 板表面的阻焊层， 阻焊层不会影响控制阻抗，单会影响 PCB 板的整体厚度。
其他层自行查看，不过层结构值得看一下：
- 四层板：最常用的信号叠层顺序为 Sig/Gnd/Power/Sig
- 六层板：较容易实现阻抗控制的的信号叠层顺序为 Sig/Gnd/Sig/Sig/Power/Sig
- 六层板：还有一种结构不对称的叠层顺序经常用道： Sig/Gnd/Sig/Gnd/Power/Sig
- 八层板：对称结构Sig/Gnd/Sig/Gnd/Power/Sig/Gnd/Sig
- 十层板：信号顺序 Sig/Gnd/Sig/Sig/Gnd/Gnd/Sig/Sig/Gnd/Sig(结构对称)
- 十二层板：信号顺序Sig/Gnd/Sig/Gnd/Sig/Gnd/Gnd/Sig/Gnd/Sig/Gnd/Sig
或参看：Altium Designer -- PCB 叠层设计总结
阻抗计算参数与阻抗影响关系：
- H介质层厚度 H与Zo成正比，H值越大，Zo越大；
- W1线宽 W1与Zo成反比，W1值越大，Zo越小；
- T 铜厚 T与Zo成反比，T值越大，Zo越小；
- Er 介电常数 Er与Zo成反比，Er值越大，Zo越小；
- S差动阻抗线间距 S与Zo成正比，S值越大，Zo越大；
主要通过下面的途径对阻抗设计进行微调：
◆ 调整阻抗控制线宽、间距； ◆ 调整介质层厚度
