1. 电路结构

1.1.cascode结构



swift 写一个折叠的效果_方程组

  图1.1是一个以理想电流源作为负载的cascode放大器。画出其等效电路,可以列出下面方程组:

swift 写一个折叠的效果_方程组_02

  解方程组得到跨导Gm
swift 写一个折叠的效果_方程组_03

  将输入信号短路,输出端接电压源Vo,求出其输出电阻为:
swift 写一个折叠的效果_5e_04

  最后可以得到cascode放大器的电压增益:
swift 写一个折叠的效果_硬件工程_05

  由此可见,cascode结构的电压增益能达到两级放大器的效果。cascode结构的输出电阻也有了很大的提升。根据cascode结构输出电阻大的特性,可以将其用作恒流源。将图1.1中的理想恒流源负载换成cascode恒流源如图1.3所示。于是就可以估算出图1.3 cascode结构电路的电压增益:
swift 写一个折叠的效果_端接_06

1.2.折叠cascode结构

  在图1.3的结构中,输出端上下各叠了两个晶体管,为了使他们都工作在饱和区输出摆幅就受到了限制。如果使用折叠cascode结构,就可以解决输出摆幅受限的问题。

swift 写一个折叠的效果_方程组_07


  利用与前面相同的方法可以计算出图1.4中折叠放大器的输出电阻,两种结构的输出电阻相同:

swift 写一个折叠的效果_端接_08

  非折叠结构中晶体管M1和M2串联流过相同的电流;折叠结构中晶体管M1和M2获得相当的性能,就要满足I2=|ID1|+|ID2|。所以折叠结构的代价就是增加了功耗。

1.3.折叠cascode运放


swift 写一个折叠的效果_5e_09

  图1.5采用PMOS输入折叠cascode结构的运算放大器。

  尾电流源Iss是流过晶体管M1、M2的电流之和。流过M5的电流是M1支路和M3支路电流之和,因此M5和M6上面会流过较大的电流。也就是说通过控制ISS来控制流过M1、M2的电流;M1、M2的电流确定后,晶体管M5可以控制流过M3的电流大小。

  计算得到输出电阻:
swift 写一个折叠的效果_swift 写一个折叠的效果_10

  计算得到增益:
swift 写一个折叠的效果_硬件工程_11

  单位增益带宽GBW与负载电容有关:
swift 写一个折叠的效果_端接_12

  M3和M4的栅源之间有较大的寄生电容,与次极点频率相关:
swift 写一个折叠的效果_5e_13

1.4.偏置电路

  图1.6是对之前设计偏置电路的修改,启动电路结构不变,只需要把电流源换为cascode电流源即可。要注意NMOS晶体管M1、M2的宽长比,在这里K=4。另外两个NMOS管M3、M4的宽长比相同。

swift 写一个折叠的效果_5e_14

2. 整体电路图

  电路整体由放大电路、偏置电路和启动电路构成,在图2.1中分别对应绿色、蓝色和红色矩形框。

swift 写一个折叠的效果_硬件工程_15


图2.1 折叠cascode整体电路


3. 仿真分析

3.1.dc仿真

  首先要调节cascode晶体管宽长和偏置电压,选择合适的工作状态。

  如果图2.1cascode结构M6、M8两个NMOS(黄色圈内的晶体管)的偏置电压偏大一些,而流过的电流不变会使其Vds减小,由于沟道长度调制效应ro也会减小,最终使得运放增益减小。

  如果电流是事先确定好的,图2.1放大器cascode结构中M7、M9(紫色圈内的晶体管)的宽长和偏置设定好后就难以调整了,因为一旦改变,cascode结构的电流就变了。

  调整过后每个晶体管的dc工作状态如图3.1所示。

swift 写一个折叠的效果_硬件工程_16


图3.1 各个晶体管dc工作点


3.2.ac仿真

  晶体管dc工作点调整好之后就可以得到图3.2的结果,直流增益为91dB,如果dc工作点没调好,输出电阻不够大,增益也就比较小。

swift 写一个折叠的效果_硬件工程_17


图3.2 放大器增益和相位