下面我们来了解一些GPU memory的知识，主要参考资料：http://fgiesen.wordpress.com/0211/07/02/a-trip-through-the-graphics-pipeline-2011-part-2
下面我们看下memory 如何与GPU和 host连接，了解video memory的工作flow：
GPU中一些快速的client，比如Depth block，color block，texture block等都是直接和MC连接，而一些数据量不是很大的block，比如command processor(CP)要经过hub，然后再到传到相应的MC(Memory controller)。
在hub中，也许有VM L2, 会进行一些page table的查找，之后请求被路由到相应的MC，MC中主要包括client interface, VM L1, arb等模块。Client infterface会和不同的client打交道，然后把它们传递到VM L1,进行page table的查找，最后进过ARB仲裁，进入到相应的GDDR中。GPU的MC通常都是32bit的，而DDR3的MC通常是64位，我们可以通过下面公式计算得到gpu的memory带宽：mclk * datarate* channelwidth*channel number/8/1000, 简化即为：mclk*4*32*channel number/8/1000, 假设显卡有12 个mc channel，则memory带宽为：1375*4*12*32/8/1000=264GB/s
其它的一些PCIE设备和主机，都是通过PCIE总线，然后进入MMU(内存管理单元)，再进入hub，这儿MMU是一个总称，在不同实现中，可能MMU包括很多block。
GPU和主机以及其它设备的交互都是通过PCIE总线进行的，GPU和主机之间通常使用PCIE2.0 16 lane(最新的显卡使用PCIE3.0), 上行、下行都达到了8GB/s,其它慢速设备，比如display可能只需要4lane就够了。
现在我们开始学习一些CP(command processor)的知识。参考资料：
http://fgiesen.wordpress.com/2011/07/01/a-trip-through-the-graphics-pipeline-2011-part-3/
command processor)应该是GPU最前端的block，它从位于video memory中的command buffer中取出UMD产生的command packet，比如状态设置，drawIndex等，然后把它们翻译成GPU后端block的具体操作，并把这些操作送到具体的block。
因为video memory时延长的特点，所以理想状况下，CP中应该有一个大的FIFO来缓存command packet，用来解析和调度command的部分，应该是一个状态机，简单的CP流程图如下：
从前面一章教程中我们知道，command packet主要存在ring buffer或者其指向的Indirect buffer中，所以CP中的prefetcher模块会把command packet从内存中取出并放在FIFO中，之后decode模块负责解析command packet，然后调度模块把命令传送到具体的3D block或者CS block执行，3D block或者CS block执行完command后，需要发送执行完毕信号给CP的Sync/Wait模块，最终把这些信息传送到driver。
下面我参考网上的资料，并按照自己的理解，简单画了一个command processor的示意图：
