JESD204B系统的整体硬件连接示意图:
JESD204B协议的外部互连时钟与控制
基础概念：
1 Device clock(设备时钟)
设备时钟是JESD204B系统里每个芯片(ADC、DAC、FPGA)的参考时钟。每个芯片的设备时钟必须同源，且每个芯片内部的帧时钟和本地多帧时钟均由设备时钟产生，这些时钟之间的倍数关系均依赖于JESD204B的不同子类(subclass)。
子类0: 设备时钟、帧时钟、多帧时钟的倍数关系由芯片制造商决定。
子类1: 多帧时钟周期必须是设备时钟周期的整数倍。 （我项目用的是子类1）
子类2: 除了必须满足多帧时钟周期必须是设备时钟周期的整数倍这个条件外，发送端设备时钟周期必须与接收端设备时钟周期成整数倍关系。
设备时钟的电平标准可以是CMOS、LVDS、LVPECL或者CML等，具体情况由芯片制造商决定。
2 Core clock(核时钟)
JESD204 IP核内部数据操作都是32bit（4字节）宽度，基于AXI4-Streaming的RX和TX数据传输接口的时钟都是100MHz；当参考时钟=line rate/40时，共用rx/tx_core_clk。
3 reference clk(参考时钟)
在JESD204_PHY中的GTP/GTX/GTH/GTY串行收发器需要一个稳定、低抖动参考时钟。有时为简化系统，一些应用使参考时钟与核时钟相等，但不是一个东西。
4 配置时钟
JESD204IP核内部很多配置寄存器和状态寄存器需要AXI4-lite-clock读写控制。读写控制的接口采用AXI4协议，和以上三个没关系。
5 Byte clock(字节时钟)
每个设备中帧周期和多帧周期均来自于字节时钟，且发送设备和接收设备的帧时钟周期、多帧时钟周期必须相同。从帧周期的大小可以直接推出字节时钟的周期（每帧有F个字节）。
Frameclock(帧时钟)和Local multi-frameclock(本地多帧时钟)
JESD204B协议的应用层、数据链路层数据的处理均由帧时钟负责，帧时钟和多帧时钟是由外部输入的设备时钟在芯片内部产生的，对于某些应用，链路数据不仅以帧为格式，几个帧数据还能组成多帧数据，而多帧数据此时必须对齐于多帧时钟。总的来说，帧和多帧时钟必须满足如下要求：
发送和接收设备的帧时钟必须相同。
发送和接收设备的多帧时钟必须相同。
帧时钟和多帧时钟必须同源。
在每个设备内部，帧和多帧时钟必须上升沿对齐。
JESD204B系统内所有的时钟必须同源。
对子类1而言，帧和多帧时钟的相位由设备时钟和SYSREF信号决定。
