system verilog随机约束题目

1.概念

　　通过一定的算法对事先选定的随机种子(seed)做一定的运算可以得到一组人工生成的周期序列，在这组序列中以相同的概率选取其中一个数字，该数字称作伪随机数，由于所选数字并不具有完全的随机性，但是从实用的角度而言，其随机程度已足够了。这里的"伪"的含义是，由于该随机数是按照一定算法模拟产生的，其结果是确定的，是可见的，因此并不是真正的随机数。伪随机数的选择是从随机种子开始的，所以为了保证每次得到的伪随机数都足够地"随机"，随机种子的选择就显得非常重要，如果随机种子一样，那么同一个随机数发生器产生的随机数也会一样。

2.由LFSR引出的产生方法

　　LSFR：线性反馈移位寄存器。

产生伪随机数的方法最常见的是利用LFSR,它是由n个D触发器和若干个异或门组成的，如下图：

其中，g_n为反馈系数，取值只能为0或1，取为0时表明不存在该反馈之路，取为1时表明存在该反馈之路；n个D触发器最多可以提供2^n-1个状态(不包括全0的状态)，为了保证这些状态没有重复，g_n的选择必须满足一定的条件。

---------------------------------------------------------------------------------------------------------

下面以n=3，g₀=1，g₁=1,g₂=0,g₃=1为例，说明LFSR的特性，其反馈方程为X3=X1⊕X0具有该参数的LFSR结构如下图：

　　假设在开始时，D₂D₁D₀=111(seed)，那么，当时钟到来时，有：

　　 D₂=D1_OUT=1；

　　 D₁=D_{0_}OUT^D₂_OUT=0；

　　 D0=D_{2_}OUT=1；

即D₂D₁D₀=101；同理，又一个时钟到来时，可得D₂D₁D₀=001. ………………

画出状态转移图如下：

从图可以看出，正好有2^3-1=7个状态，不包括全0；

---------------------------------------------------------------------------------------------

如果您理解了上图，至少可以得到三条结论：

　　（1）初始状态是由SEED提供的；

　　（2）当反馈系数不同时，得到的状态转移图也不同；必须保证g_n=1,否则哪来的反馈？

　　（3）D触发器的个数越多，产生的状态就越多，也就越"随机"；

   

3.verilog实现

　　基于以上原理，下面用verilog产生一个n=8，反馈系数为g₀g₁g₂g₃g₄g₅g₆g₇g₈=101110001的伪随机数发生器，它共有2^8=255个状态，该LFSR的结构如下：

--------------------然而我并不能理解上面这个图为什么画成这个样子-----------------------

课本534页的反馈方程:X8=X4⊕X3⊕X2⊕X0,算出新的一位之后向左移。

1. module RanGen(  
					
2. /*rst_n is necessary to prevet locking up*/
							
3. /*clock signal*/
							
4. /*load seed to rand_num,active high */
							
5. /*random number output*/
							
6. );  
					
7.   
 
8.   
 
9. always@(posedge clk or negedge rst_n)  
					
10. begin  
					
11. if(!rst_n)  
							
12. elseif(load)  
									
13. /*load the initial value when load is active*/
							
14. else
							
15.               
 
16. end  
					
17. endmodule