在Linux系统下，我们经常会使用makefile来编译和构建程序。makefile是一种用来描述文件之间依赖关系的文件，通常用于编译源代码生成可执行程序。在编写makefile时，我们可以通过一系列规则来定义如何编译和链接程序，使得程序的构建过程更加自动化和高效。

下面我们来看一个简单的makefile示例，以说明如何使用makefile来编译一个基本的C程序。

假设我们有一个包含main.c和func.c两个源文件的C程序，其中func.c定义了一个简单的函数，并被main.c调用。我们想通过makefile来自动编译这个程序。

首先，我们需要创建一个名为makefile的文本文件，并在其中添加以下内容：

```Makefile
CC = gcc
CFLAGS = -Wall
LDFLAGS =
TARGET = program
OBJS = main.o func.o

$(TARGET): $(OBJS)
$(CC) $(LDFLAGS) -o $@ $^

main.o: main.c
$(CC) $(CFLAGS) -c $<

func.o: func.c
$(CC) $(CFLAGS) -c $<

.PHONY: clean
clean:
rm -f $(TARGET) $(OBJS)
```

在这个makefile中，我们首先定义了一些变量，包括编译器(CC)、编译选项(CFLAGS)、链接选项(LDFLAGS)、目标文件(TARGET)以及需要编译的对象文件(OBJS)。接着，我们定义了三个规则：

1. $(TARGET): $(OBJS)：这个规则表示目标文件$(TARGET)依赖于$(OBJS)中列出的所有对象文件，即main.o和func.o。在执行这个规则时，我们使用$(CC)来链接这些对象文件，生成可执行文件$(TARGET)。

2. main.o: main.c和func.o: func.c：这两个规则分别表示main.o和func.o这两个目标文件依赖于相应的源文件。在执行这两个规则时，我们使用$(CC)来编译这些源文件，生成目标文件。

3. .PHONY: clean和clean：这两个规则定义了一个伪目标clean，用于清理生成的可执行文件和对象文件。在执行这个规则时，我们使用rm命令来删除$(TARGET)及$(OBJS)。

通过这个makefile，我们可以实现对程序的自动编译，只需要在命令行中输入make命令即可完成整个编译过程。这种自动化的编译方式大大简化了程序的构建过程，提高了开发效率。

总而言之，makefile是Linux系统下编译程序的重要工具，通过编写makefile文件，我们可以方便地管理源代码和生成可执行文件之间的依赖关系，实现程序的自动化构建。希望上面的例子可以帮助读者更好地理解和使用makefile。