乐胖代购免代理版

【FPGA】Verilog 实践：奇偶校验生成器 | 奇偶校验检查器 | 2-bit 二进制比较器

Parity bit Generator/Checker 和 2bit binary comparator 的了解和确认动作。使用Verilog 进行 Parity bit

fpga开发

Verilog

真值表

生成器

原创 2023-05-21 10:42:58 2002 阅读

【FPGA】Verilog 实践：半加器与全加器 | 半减器与全减器 | Code Converter

本章主要理解加法器和减法器的概念，并了解 Code converter 的概念。使用 Verilog 实现多种加法器、减法器和代码转换器，通过 FPGA 验证 Verilog 实现的电路的行为。

fpga开发

Verilog

Code

ci

原创 2023-04-04 21:16:41 2347 阅读

【FPGA】Verilog：MSI/LSI 组合电路之解码器 | 多路分解器

本章将理解编码器与解码器、多路复用器与多路分解器的概念，通过使用 Verilog 实现多样的解码器与多路分解器，通过 FPGA 并使用 Verilog 实现。

fpga开发

Verilog

真值表

多路

原创精选 2023-03-17 13:48:24 577 阅读 1点赞

【FPGA】Verilog：实现十六进制七段数码管显示 | 7-Segment Display

理解七段显示器的概念，并使用 Verilog 实现。生成输入信号后通过仿真确认各门的动作，通过 FPGA 检查在 Verilog 中实现的电路的操作。

fpga开发

Verilog

数码管

git

bc

原创 2023-02-26 13:41:05 3786 阅读 1点赞 1收藏

【FPGA】Verilog 实践：狄摩根定律 | 布尔方程 | 1bit 比较器

为了解狄摩根定理和布尔函数的行为，我们使用 Verilog 实现狄摩根定律和布尔函数的行为。生成输入信号后，验证通过仿真实现的结果。

fpga开发

狄摩根定律

Boo

Verilog

比较器

原创 2023-01-28 06:43:54 1046 阅读

【FPGA】Verilog 基础速览 | 数据类型 | HDL常数声明 | Timescale | 操作符 | 阻塞语句 | 非阻塞语句

本章将对 Verilog 进行简要介绍，并对其基本特性进行讲解说明。之后，我们将按步骤演示如何使用 Vivado 创建简单项目。手动实践部分将根据我们提供的 .v 和 .tb 代码，跟着步骤跑出 Simulation 结果即可。

fpga开发

Verilog

数字电路

赋值语句

运算符

原创 2023-01-07 16:39:07 465 阅读

【FPGA】基本实验步骤演示 | Verilog编码 | 运行合成 | 设备/引脚分配 | 综合/实施 | 设备配置 | 以最简单的逻辑非为例

本章的目的是让你理解与门、或门和非门的行为，并使用 Verilog 语言实现多输入与门、或门和非门。在生成输入信号之后，你需要通过模拟来验证这些门的操作，并使用 FPGA 来验证 Verilog 实现的电路的行为。

fpga开发

Verilog

或门

布尔表达式

原创 2023-01-07 16:38:54 347 阅读 1点赞 1收藏

【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装

Vivado 是 FPGA 厂商赛灵思公司（XILINX）于 2012 年发布的集成设计环境。

fpga开发

Vivado

安装包

官网

下载安装

原创 2022-12-30 00:09:25 9870 阅读

官方博客	全部文章	热门标签	班级博客
了解我们	网站地图	意见反馈

鸿蒙开发者社区	51CTO学堂
51CTO	软考资讯

51CTO博客

柠檬叶子C

【FPGA】Verilog 实践：奇偶校验生成器 | 奇偶校验检查器 | 2-bit 二进制比较器

【FPGA】Verilog 实践：半加器与全加器 | 半减器与全减器 | Code Converter

【FPGA】Verilog：MSI/LSI 组合电路之解码器 | 多路分解器

【FPGA】Verilog：实现十六进制七段数码管显示 | 7-Segment Display

【FPGA】Verilog 实践：狄摩根定律 | 布尔方程 | 1bit 比较器

【FPGA】Verilog 基础速览 | 数据类型 | HDL常数声明 | Timescale | 操作符 | 阻塞语句 | 非阻塞语句

【FPGA】基本实验步骤演示 | Verilog编码 | 运行合成 | 设备/引脚分配 | 综合/实施 | 设备配置 | 以最简单的逻辑非为例

【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装

欢迎