寄存器实验心得(共10篇)
通用寄存器实验报告
一、实验目的: 1、了解通用寄存器组的用途及对CPU的重要性。2、掌握通用寄存器组的设计方法。
二、实验内容: 1、通用寄存器组的作用 通用寄存器组是CPU的重要组成部分。 从存储器和外部设备取来的数据要放在通用寄存器中；向存储器和外部设备输出的数据从通用寄存器中取出；参加算术运算和逻辑运算的数据从通用寄存器组中取出，同时通用寄存器也 是运算结果的暂存地。 通用寄存器组有两个读端口，负责提供进行算术逻辑单元需要的源操作数和目的操作数；有一个写端口，负责将运算结果保存到指定的寄存器内。 2、通用寄存器组功能实现 根据通用寄存器组的功能要求，一个只有四个16位寄存器的通用寄存器组的框图如下图所示： ⑴寄存器部分： 当reset为低电平时，将四个16位寄存器R0-R3复位为0；当寄存器的write和sel 为高电平时，在时钟信号clk的上升沿将D端的输入D[15-0]写入寄存器，然后送到寄存器的输出Q[15-0]。4个寄存器的允许写信号write和外部产生的目的寄存器写信号DRWr直接相连。每个寄存器还有另一个选择信号sel，它决定哪一个寄存器进行写操作。4个寄存器的选择信号分别和2-4译码器产生的sel00、sel01、sel10、sel11相连。只有当一个寄存器被选中，才允许对该寄存器进行写操作。 ⑵2-4译码器： 2-4译码器的输入sel[1-0]接DR[1-0],2-4译码器对2位的输入信号sel[1-0]进行2-4译码，产生4个输出sel00、sel01、sel10、sel11，分别送往4个寄存器R0、R1、R2和R3的选择端sel。 ⑶4选1多路器 4选1多路选择器1从4个寄存器R0、R1、R2和R3的输出Q[15-0]选择1路送到DR_data[15-0]，给算术逻辑单元提供目的操作数；选择信号sel[1-0]接DR[1-0]。4选1多路选择器2从4个寄存器R0、R1、R2和R3的输出Q[15-0]选择1路送到SR_data[15-0]，给算术逻辑单元提供源操作数；选择信号sel[1-0]接SR[1-0]。
三、实验要求:1、实验设计目标 设计一个通用寄存器组满足以下要求：通用寄存器组中有4个16位的寄存器。 当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。 通用寄存器组中有1个写入信号，当DRWr=1时，在时钟clk的上升沿将数据总线上的数写入DR[1-0]指定的寄存器。 通用寄存器组中有两个读出端口，一个对应算术逻辑单元的目的操作数DR,另一个对应算术逻辑单元的源操作数SR。DR[1-0]选择目的操作数;SR[1-0]选择源操作数。 设计要求层次设计。底层的设计实体有三个：16位寄存器，具有复位功能和允许写功能；一个2-4译码器，对应寄存器写选择；一个4选1多路开关，负责选择寄存器的读出。顶层设计构成一个完整的通用寄存器组。 2、顶层设计实体的引脚要求引脚要求对应关系如下： clk对应试验台上的时钟。 reset对应实验台上的CPU复位信号CPU_RST。SR[1-0]对应实验台开关SA1，SA0。 DR[1-0]对应实验台开关SA3，SA2。DRWr对应实验台开关SA5。 目的操作数用实验台上的指示灯A15-A0显示，源操作数用实验台上的指示灯R15-R0显示。
四、实验数据:
五、实验体会: 通过本次实验了解到通用寄存器组对CPU的重要性，同时也了解了通用寄存器的 作用以及功能。 在开始做实验时，不知道该如何来描述这个看起来特别复杂的通用寄存器组。但是通过解读实验原理，了解到要通过一些小的部件来组成通用寄存器组，包括2-4译码器、4选1多路选择器以及寄存器。这些简单的小部件便可组成通用寄存器组，从而支持CPU的功能实现。
六源代码
2-4译码器libraryieee; use_logic_;entitytranscodeisport( sel:instd_logic_vector(1downto0);sel00,sel01,sel10,sel11:outstd_logic); endentitytranscode; architecturetranscodeoftranscodeis---begin process(sel)isbegincaseseliswhen"00"=> sel00 sel00 sel00 sel00 output(15downto0) output(15downto0) output(15downto0) output(15downto
