文章目录

  • 1. ZYNQ嵌入式系统
  • 1.1 开发流程
  • 1.2 ZYNQ嵌入式最小系统
  • 2. 硬件设计
  • 2.1 创建 Vivado 工程
  • 2.2 使用 IP Integrator 创建 Processor System
  • 2.3 生成顶层 HDL
  • 2.4 (生成Bitstream)并导出SDK
  • 3. 程序设计
  • 3.5 在 SDK 中创建应用工程
  • 3.6 板级验证


1. ZYNQ嵌入式系统

1.1 开发流程

zYNQ平台架构图_fpga开发

前四步属于硬件设计的功能,后两步属于软件设计的功能

1.2 ZYNQ嵌入式最小系统

zYNQ平台架构图_fpga开发_02

最小系统必备条件:

  1. 使系统正常工作的最小条件
  2. 其他系统建立的基础

2. 硬件设计

2.1 创建 Vivado 工程

  1. 新建工程,设置工程名和路径。注意工程名和存放路径不能有中文字符
  2. 点击下一步,选择如下图
  3. 点击下一步,选择ZYNQ器件型号
  4. 点击下一步,可以看到我们选择的器件型号,最好点击finish完成工程创建

2.2 使用 IP Integrator 创建 Processor System

  1. 创建一个Block Design(模块设计),在修改模块设计名称,点击OK,创建一个模块设计

zYNQ平台架构图_单片机_03

  1. 添加实验所使用的的模块,点击图中 “+” 号进行添加 ADD IP ,然后搜索 ZYNQ的处理系统,如下图
  2. 添加之后双击打开如下:
  3. 接下来就可以对ZYNQ的PS部分进行配置,具体配置过程还需进一步整理,
  1. 双击上面生成的模块显示配置窗口如下
  2. DDR配置
  3. Uart 引脚配置,根据原理图选择对应引脚的Uart
  4. Uart 其他配置
  5. 根据原理图配置IO引脚的电平标标准
  6. 可以根据需要关闭不使用的接口,在对应配置中将不使用的接口去掉勾选即可
  1. 配置完成后点击 Run Block Automation 生成端口
  2. 配置完成后点击图示图标进行验证,出现图示内容表示设计OK

2.3 生成顶层 HDL

  1. 配置完成之后,按照图示进行下一步操作,产生设计所需要输出的结果
  2. 选择默认选项,点击Generate
  3. 生成完成之后点击 OK
  4. 执行完上述步骤之后会生成如下文件
  5. 选择生成HDL,生成硬件描述的隐藏文件
  6. 选择默认选项,点击OK
  7. 会生成如下文件,
  8. 到此硬件设计已基本 完成,并完成了对设计的顶层封装

2.4 (生成Bitstream)并导出SDK

  1. 按下图示,导出SDK
  2. 选择如下,点击OK
  3. 完成后可以在导出路径下查看到导出的SDK文件,

3. 程序设计

3.5 在 SDK 中创建应用工程

  1. 在Vivado工具中选择图示内容,打开软件开发工具
  2. 选择SDK路径,点击OK,打开SDK
  3. 可以看到会启动软件开发工具
  4. 工具启动之后可以看到之前在SDK中生成的文件如图
  5. 选择创建软件开发工程
  6. 填写工程名,其余选择默认,点击下一步
  7. 选择要创建的工程类型,点击Finish
  8. 可以看到如下内容

3.6 板级验证

  1. 在图示文件夹中创建main文件,进行程序开发
  2. 给开发板上电,在SDK Terminal 中连接串口,设置串口连接参数
  3. 串口连接成功如图:
  4. 串口连接好之后按照下图开始下载程序到开发板

zYNQ平台架构图_zYNQ平台架构图_04

  1. 下载完成之后可以看到终端打印信息

zYNQ平台架构图_fpga开发_05