串转并芯片一般用于对于速度要求不是非常严格并且IO资源有限的系统中，可以通过级联的方式轻松地扩展系统的可用输出IO口数量。同样的也可以使用并转串芯片扩展输入IO口的数量。
这里说一说串转并芯片74HC595和74HC164。 首先来看595芯片，如下图所示，
74HC595具有8位
移位寄存器和一个
存储器，三态输出功能。 移位寄存器和存储器有相互独立的时钟。数据在SH_CP（移位寄存器时钟输入）的上升沿输入到移位寄存器中，在ST_CP（存储器时钟输入）的上升沿输入到存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早一个脉冲。移位寄存器有一个串行移位输入（DS），和一个串行输出（Q7’）,和一个异步的低电平复位，存储寄存器有一个并行8位的，具备三态的总线输出，当使能OE时（为低电平），存储寄存器的数据输出到总线。8位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。将串行输入的8位数字，转变为并行输出的8位数字，例如控制一个8位数码管，将不会有闪烁。
通过上面的介绍可以知道74HC595是一个串转并的CMOS芯片，其拥有锁存功能，也就是说在8位数据传输到芯片
移位寄存器的过程中输出引脚Q1~Q8并不会改变，而是保持上一个状态，当给一个上升电平给ST_CP引脚时则会将
移位寄存器中的数据送到存储器中去。
然后来看看74HC164芯片，芯片原理图如下：
可以看到它比595少了两个引脚，其中DSA和DSB都是数据输入引脚，DSA和DSB的与运算的值作为移位数据输入到移位寄存器，并且164不带锁存器功能，也就是说在移位的过程中数据会实时反应在输出口上，这样会导致输出口有不必要的电平变化，有些情况下这是不允许发生的，如果对时序逻辑有要求的话。
应用百度知道一网友的回答
https://zhidao.baidu.com/question/588070167.html：“
关于串转并功能上的差别，我前两天也在纠结这个问题，就把74HC164和74HC595两个都测了。
发现164没有锁存功能，直接按时钟信号上升沿读取串行信号，同时依次把读到的电平从第0脚一个一个脚移到第7脚，即在并行输出时会输出移位过程中的电平变化
，虽然过程很短暂，但可能会导致后续电路的逻辑出问题，不过作为功率输出驱动没什么影响，对逻辑时序要求不高的后续电路也可以用，毕竟只需要两个IO口，比595简单些。
595有锁存功能，即它的读和输出可以是分开的，比较灵活。可以先读完一串八位串行信号之后，再等一段时间给它命令，让它同时输出对应的并行信号，移位的过程一般不在输出中体现，有效避免后续电路逻辑混乱。”
综上可以对比出74HC164和74HC595的优劣，一般情况下选用74HC595较多，使用起来也很方便。
