自从用了Matlab以后，很多事情都交给这款强大的软件进行处理，例如撰写M文件批量处理excel表格数据，数据计算(嗯，其实MathCAD也挺好用，不过更习惯在Matlab中计算)等。今天介绍最近用到的两个Matlab中的工具：FDAtool和s-function中的c builder。在嵌入式产品中，免不了很多硬件信号的采样，尤其是电源类产品，有电压，电流等。虽然硬件线路上会有运放+RC电路进行
第一步第二步第三步
原创
2022-04-18 13:38:58
196阅读
MATALB HDL Coder+Simulink对于视觉开发人员来说比Vivado HLS更加友好。但是Mathworks的example一如既往的杂乱无章。所以从现在开始我计划定期更...
转载
2021-08-30 15:54:06
487阅读
MATALB HDL Coder+Simulink对于视觉开发人员来说比Vivado HLS更加友好。但是Mathworks的example一如既往的杂乱无章。所以从现在开始我计划定期更...
转载
2022-03-11 18:26:44
220阅读
1.1.1 仿真器，三国鼎立HDL仿真软件自早期作为一家公司提供的单一专有产品，到今天许多供应商以各种价格提供仿真器，包括免费仿真器。对于桌面/个人用途，Aldec，Mentor，LogicSim，SynaptiCAD，TarangEDA和其他公司为Windows平台提供低于5000美元的工具套件。套件将仿真器引擎与完整的开发环境捆绑在一起：包括文本编辑器，波形查看器和RTL级浏览器。此外，Ald
转载
2023-12-02 23:58:02
90阅读
# 如何实现halcon深度学习HDL文件位置
## 概述
在halcon深度学习中，HDL文件位置是非常重要的一个概念。在这篇文章中，我将教你如何找到HDL文件位置的具体步骤和代码。
## 流程概览
以下是整个过程的步骤概述，我们将通过以下步骤找到HDL文件位置：
| 步骤 | 操作 |
|------|------|
| 1 | 打开Halcon软件 |
| 2 | 进入深度学习模块 |
Altera公司的Quartus为设计者提供了多种设计输入方法，包括原理图输入、状态图输入、HDL语言描述、网络表文件等，所不同的是，Quartus可以在一个工程中同时使用VHDL、Verilog语言输入。这里详细介绍HDL输入设计方法。
工具/原料 Quartus II 9.0 步骤/方法
1
这里我们
Verilog HDL 关键词 alwaysandassignautomaticbeginbufbufif0bufif1casecasexcasezcellcmosconfigdeassign disabledefaultdefparam
原创
2022-06-29 16:32:29
74阅读
本文节选自《从算法设计到硬件逻辑的实现》，仅供学习交流使用。加法器用 Verilog HDL 来描述加法器是相当容易的，只需要把运算表达式写出就可以了，见下例。module add_4( X, Y, sum, C);input [3 : 0] X, Y;output [3: 0] sum;output C;assign {C, Sum } = X + Y;endmodule...
原创
2021-08-20 11:42:09
443阅读
当我们使用HDL代码描述硬件功能的时候，主要有三种基本描述方式，即结构化描述方式、数据流描述方式和行为级描述方式。通过本次总结，我们将明白到底我们描述的电路是什么方式描述的。结构化描述方式结构化描述方式是最原始的描述方式，是抽象级别最低的描述方式，但同时也是最接近于实际的硬件结构的描述方式。结构化的描述方式，思路就像在面包板上搭建数字电路一样，唯一的不同点就是我们通过HDL的形式来描述数字...
原创
2022-04-14 15:45:46
1436阅读
FIR滤波器设计滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和
原创
2022-04-14 14:04:35
1658阅读
当我们使用HDL代码描述硬件功能的时候，主要有三种基本描述方式，即结构化描述方式、数据流描述方式和行为级描述方式。通过本次总结，我们将明白到底我们描述的电路是什么方式描述的。结构化描述方式结构化描述方式是最原始的描述方式，是抽象级别最低的描述方式，但同时也是最接近于实际的硬件结构的描述方式。结构化的描述方式，思路就像在面包板上搭建数字电路一样，唯一的不同点就是我们通过HDL的形式来描述数字...
原创
2021-08-20 11:41:59
400阅读
。加法器用 Verilog HDL 来描述加法器是相当容易的，只需要把运算表达式写出就可以了，见下例。module add_4( X, Y, sum, C);input [3 : 0] X, Y;output [3: 0] sum;output C;assign {C, Sum } = X + Y;endmodule...
原创
2022-04-14 15:21:53
247阅读
FIR滤波器设计滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外信号的目的。有限冲激响应（FIR）滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。
原创
2021-08-20 15:08:41
321阅读
5s内15Hz4个LED闪烁，再两秒熄灭，循环往复。 引入en，可以使得4个LED灯全亮，以及恢复周期变化
原创
2022-12-14 12:45:26
210阅读
1、输入输出管脚规则
当sub module 连接到top module 时 submodule的input 端口在top module 中可以为reg or wire，但是在sub module 中就不可以将input端口声明为reg类型，因为reg实际是指寄存器的输出端，显然input不能接到自己寄存器的输出端。
（即， input不可为reg）
2、测试平台写法
--————————
原创
2007-11-15 21:47:42
738阅读
一个复杂电路的完整Verilog HDL模型是由若个Verilog HDL 模块构成的，每一个模块又可以由若干个子模块构成。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计。每个模块的内容都是嵌在module和endmodule两个语句之间 ...
转载
2021-08-20 23:18:00
1273阅读
2评论
1.过程语句 Verilog中有两种结构化过程语句：initial和always语句，是行为建模的两种基本语句，所有的行为语句只能出现在这两种结构化过程语句里。每个initial语句和always语句代表一个独立的执行过程（或过程块）。一个模块可以包含多条always语句和多条initial语句。每 ...
转载
2021-08-20 23:12:00
2695阅读
2评论
Verilog HDL 学习笔记一文章目录Verilog HDL 学习笔记一一、简介二、第一个案例三、环境的配置四、其他知识一、简介Verilog HDL是一
原创
2022-10-25 04:42:13
53阅读
许多大型组织已经或者正准备实施企业资源规划系统(ERP) ，以便将企业的订购、库存、运输、会计
原创
2021-07-22 16:47:28
95阅读
