实验目的：了解ddr的仿真模型建立。一、Example Design每当我们例化了一个IP而不知道怎么使用时，优先打开官方示例example design选中IP核，右键“OPEN IP in Example Design”，我这里是灰色的，那是因为我已经打开过了。就不讲了，主要有个数据产生模块，反正我们也用不上，我们只需要用里面的仿真模型。不打开example design也行，直接打开exam
原创
2023-10-23 21:54:39
360阅读
前言DDR4 MIG可以使用vivado自带的仿真器作仿真；也可以使用vivado软件打开modelsim的方式，使用modelsim仿真。如果，独立使用modelsim对DDR4 MIG进行仿真，则会遇到很多关于IP、关于路径等繁琐问题，本文对相关问题作整理。总结1：如果仿真看到DDR MIG IP初始化成功 c0_init_calib_complete= 1，表明DDR仿真模型例化没有问题；D
DDR3（1）DDR基础简介
原创
2023-10-23 21:51:26
225阅读
Vivado中debug用法Vivado和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。Debug分为3个阶段：1. 探测信号：在设计中标志想要查看的信号2. 布局布线：给包含了debug IP的设计布局布线3. 分析：上板看信号一 探测信号探测信号有2
通过上 一节的学习已经能够实现通过ISE搭建DDR IP CORE并且顺利通例程的仿真，那么接下来的这一一节我们就要根据ISE给的Example 来搭建自己所需要的仿真平台。 第一：对ISE给定的Example 要有所了解，包括结构和内容；如图所示：其中docs 文件中是DDR IPCore的使用手册和指导文档；exam
转载
2023-11-16 20:03:04
123阅读
DDR3 1333与DDR3 1600比较 问：看中了intel平台，就是不知道这择SNB还是这择IVB。内存搭配也犹豫，究竟是DDR3 1333好还是DDR3 1600好？ 答：目前来看，DDR3 1600内存的性价比更好一些。以4GB为例，仅比DDR3 1333内存贵了一二十元而已，所以你就无需纠结，直接选DDR3 1600就OK了。具体来说，可以考虑金士顿、威刚、宇瞻等主流品牌。华硕玩家
原创
2012-12-10 10:10:42
1096阅读
目前R3 2200G和R5 2400G已经在清库存的状态，其中R5 2400G在各大电商已经下架，说明已经清理完毕了，而R3 2200G还存在尾货，不过用不了多久就断货了。现阶段，我们已经在各大电商平台可以看到新一代R3 3200G和R5 3400G身影，用于替代R3 2200G和R5 2400G两款APU处理器，在CPU和GPU核显性能方面有一定的提升，综合性能提升不足10%。 AMD锐
一、简介 通常情况下，每当用硬件描述语言（HDL）设计完逻辑电路之后，我们接着要做的一件非常重要的事情就是对逻辑电路的功能进行仿真。那用什么软件对其进行仿真呢？笔者用得比较多的是Mentor公司的modelsim，他是业界最优秀的HDL仿真软件。而大多数人习惯基于它的图形界面操作来对逻辑电路进行仿真。这些操作看似简单方便，殊不知图形界面仿真会消耗很多时间，尤其仿真大量数据时该现象会特别明
转载
2023-12-27 10:00:22
331阅读
# 教会小白如何实现 NIOS DDR3
在FPGA开发中，配置和使用DDR3内存是一个非常重要的任务，特别是当我们使用Altera的NIOS II处理器时。本文将带你一起了解如何在NIOS II上实现DDR3的使用，并详细介绍每一步骤及其代码。
## 整体流程
我们将整个实现过程拆分为以下几个步骤：
| 步骤 | 描述
之前调试DDR都是下载板子直接观测ChipScope验证。最近需要搭建自己的DDR仿真平台。尝试在IP核里的sim文件为基础，修改添加适合自己的仿真平台。具体过程如下。按照硬件对应的片子生成DDR3 IP，去掉IPcore，添加生成的RTL代码 以下主要利用IP核生成的仿真文件搭建适合自己的仿真平台。添加文件到工程DDR3生成的仿真文件夹在“...\ipcore_
摘要 现如今，科技的发展带动着环保方式的更新，Internet是一个不断的开展和不停的扩充数据潮流，有了它，我们可以快速、容易地在世界的任何角落进行沟通，获取更多的信息与资料。Internet可以提供大量信息资源和文案数据库的能力是现在和将来的一项快速发展的技术。现在出现了越来越多的新形式的应用程序，使生活更轻松，更方便，而聊天软件是一种新型的Internet。该应用程序形式使用户获得知识和信息变
前言：对FPGA而言，时钟就是脉搏，必须理解透彻！-------------------------------------------------------------------------------------------------------------时钟太重要了，单开一篇来说。----------------------------------------------------
原创
2023-10-23 21:52:27
569阅读
实验任务：将数据(data_in),存入ddr，然后读出，验证输入输出数据是否相等。前言接上一篇（3）MIG的使用教程MIG配置如下：系统时钟sys_clk = 200Mhz系统复位sys_rst 低有效模式：4：1位宽：注：由于选择的DDR3的突然长度为8，所以mig的数据位宽=16*8=128bit，对应到代码即app_wdf_data[127:0] , app_rd_data[127:0]。
原创
2023-10-23 21:53:11
328阅读
1： 首先测试ddr3的时候。 要产生Mig核。这个核是免费的。
2： 要ddr3的时钟来。一个是系统时钟，一个是用户时钟。如果是晶振提供的就是单端时钟，如果是fpga 输出的时钟就是NO buffer。
管脚是在产生ip核的界面，要设置对。产生ip之后。 可以生产example例子工程，这个工程就是测试ddr3的，当然这个工程里面还有防止文件，系统都产生好了。
只要开始仿真就可以观察信号波形。
原创
2021-08-03 21:41:50
6878阅读
最近针对黑金的光纤开发板上的DDR3进行了代码学习及板级调试。该模块功能流程已经搞清楚，以后针对DDR3的控制模块可以直接修改调用了，哦也！有几个需要注意的细节列举如下：（1）整个DDR3控制模块的架构要清楚，方便以后使用（数据的产生源和消耗源）； 首先说明整个DDR3的工程模块是个啥。DDR3的模块代码层次结构如上图所示，ddr2fifo_top是DDR3模块的顶层，下分3
[url]http://diy.pconline.com.cn/cpu/reviews/0706/1029812_11.html[/url]
我们先来看一看技术规格对比表，从表中可以看到DDR3内存相对于DDR2内存，其实只是规格上的提高，并没有真正的全面换代的新架构。
DDR1
DDR2
DDR3
电压 VDD/VDDQ
2.5V/2.5V
1.8V/1.
转载
2009-04-23 13:59:43
3151阅读
最近可能需要配置DDR3内存，所有找了一下关于DDR3内存的资料。大部分中文资料8/84
原创
2022-09-14 21:33:09
525阅读
转载于：http://renguangling.blog.163.com/blog/static/430026242012113141543185/ 一位同事讲：但是有一个比较值，就是CLK的长度要大于address，address要大于data。同组间相等。组间的差别不能大于10mm。 有网友表示
转载
2017-08-11 23:53:00
396阅读
2评论
！！！！！！！！！！！严惩看文章不回者！！！！！！！！
很多朋友都问刚买的DDR3是不是真的啊，买的是1600的怎么看工作在1066频率下之类的问题。。。我来开个贴统一回答下内存问题吧。。
首先现在很多DDR3主板BIOS默认是533档内存，也就是DDR3 1066内存来确保最大兼容性，所以即使你买的是1600的也会默认工作在1066频率下，那我们如何设置呢，下面来看我的图
转载
精选
2011-03-04 20:57:01
6691阅读
DDR3传输速度最高到2133MHz不等；而DDR4的传输速度从2133MHz起，最高可达4266MHz。组装电脑怎么搭配更合适 这些点很重要 看过就懂了http://www.adiannao.cn/du储存方面同一单位的的DDR4芯片拥有比DDR3多一倍的储bai存空间，同时DDR4能够搭载最多8个模块。比DDR3多一倍。这样算下来同样的空间DDR4模块的最大容量比DDR3多4倍。DDR3所需的标准电源供应是1.5V而DDR4降至1.2V，移动设备设计的低功耗DDR4更降至1.1V。DDR4最重要
原创
2021-07-12 15:41:25
1924阅读
