気に入った記事をブックマーク
- 気に入った記事を保存できます
保存した記事の一覧は、はてなブックマークで確認・編集ができます
- 記事を読んだ感想やメモを書き残せます
- 非公開でブックマークすることもできます
www.cs.hiroshima-u.ac.jp/~nakanoエントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント1件
- 注目コメント
- 新着コメント
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
いまの話題をアプリでチェック！
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
TopPage - Verilog HDL & FPGA
FPGAボード（Spartan-3Eスタータキット，またはSpartan-3Aスタータキット）で動作するCPUをVerilog HDL... FPGAボード（Spartan-3Eスタータキット，またはSpartan-3Aスタータキット）で動作するCPUをVerilog HDLで設計します． さらに，そのCPUをターゲットとするアセンブラとコンパイラも設計します． ソースコードはかなり簡潔に書かれており，コード量がかなり少ない（約250行程度）にもかかわらず，必要最低限の機能をもったＣＰＵがＦＰＧＡボードで正しく動作します． ソースコードの簡潔さに重点をおいているので，回路が使用するリソースや効率化は重視していません． 論理合成ツールの安定性とVerilog HDLの基本構文のみ用いることを考慮し，ソースコードは原則Verilog-95に準拠しています． Verilog 2001などでも論理合成可能です．アセンブラはPerl，コンパイラはflexとbisonで記述されており，きわめて少ないコード量で正しく処理することができます．
ブックマークしたユーザー
すべてのユーザーの
詳細を表示します
詳細を表示します
www.cs.hiroshima-u.ac.jp/~nakano
www.cs.hiroshima-u.ac.jp/~nakano
www.cs.hiroshima-u.ac.jp/~nakano
anond.hatelabo.jp
news.tv-asahi.co.jp
anond.hatelabo.jp
www.jcp.or.jp
togetter.com
www.socym.co.jp
speakerdeck.com/spindle
azukiazusa.dev
qiita.com/Isaka-code
president.jp
syohakunoki.cocolog-nifty.com
trendy.nikkeibp.co.jp
www.dancad3d.com
2007/11/02 リンク