FPGAの部屋 DVI、HDMIの勉強1
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DVI、HDMIの勉強1

DVIやHDMIの勉強をしようと思う。AXI4バスのマスタを作るにしても、その先のデバイスが無くては確認できないからだ。
AtlysはHDMI画像出力なので、HDMIで出力する必要がある。DVIもDVI-HDMI変換ケーブルがあることでわかるようにHDMIと規格はほとんど同じはずだ。

Xilinx社のDVI, HDMIの資料としては、XAPP460 Video Connectivity Using TMDS I/O in Spartan-3A FPGAsXAPP495 Implementing a TMDS Video Interface in the Spartan-6 FPGA がある。
XAPP460 はSpartan-3A用だが、TMDS (Transition Minimized Differential Signaling)を使用するDVI (Digital Visual Interface) と HDMI (High-Definition Multimedia Interface) のことについて書いてある。
下に列挙すると。

・出力の信号線は4本で、R, G, Bとクロックがある。信号規格はTMDSで差動信号となっている。
・出力する信号はRGB 4:4:4がデフォルトで、YCrCb 4:4:4 and YCrCb 4:2:2にも対応する。
・R, G, Bそれぞれ8ビット幅でそれを8B10Bで10ビットにエンコードする。
・10ビットデータを10:1のシアライザでシリアルデータにして、ピクセルクロックの10倍で伝送する。
・HDMIの場合は音声信号もあるので、4ビットのAUX0, AUX1, AUX2 が入る。これは、R, G, Bの映像信号の代わりに送られる。
・映像信号のブランキングの間は4種類のコントロール・トークンが送られる。
・コントロール・トークンには、video line scan (HSYNC) や frame update (VSYNC) information がある。
・HDMIは映像のブランキングの間、映像信号の代わりにオーディオ信号 (AUX0, AUX1, AUX2) を送るが、DVIは送らないということだ。
・ブランキングの時に2ビットのコントロール信号を送る。
・エンコーダーはR, G, Bの8B10Bエンコーダ、オーディオ信号の4B10Bエンコーダ、ブランキング時のコントロール信号用に2B10Bエンコーダが必要となる。


音声信号は必要無いので、DVI信号でHDMIコネクタに出力するようにしようと思う。
そのサンプルのダウンロード・リンクがXAPP495にあるので、xapp495.zip をダウンロードした。これをやってみようと思う。Vmod CAMのサンプルもあるので、比べて使いやすい方を使おう。
  1. 2012年02月14日 05:46 |
  2. DVI, HDMI
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2064-ef6c2c5f
この記事にトラックバックする(FC2ブログユーザー)