ハードコア RISC-V MSS (Microprocessor Sub-System) で FPGA 部に実装した GPIO IP を制御してみようということで、前回は、polarfire-soc-discovery-kit-reference-design の CLOCKS_AND_RESETS SmartDesign を再現することにして、CLOCKS_AND_RESETS SmartDesign を新規作成し、PFSOC_INIT_MONITOR_C0 と CORERESET_PF_C0 IP を追加した。CORERESET_PF_C0 IP は RESET_FIC_0_CLK に名前を変更した。今回は、PF_CCC_C0 と CLKINT、AND3 を CLOCKS_AND_RESETS SmartDesign に追加して、CLKINT の名前を CLKINT_REF_CLK_50MHz に変更した。
PF_CCC_C0 を CLOCKS_AND_RESETS SmartDesign に追加する。
IP Catalog の検索ウインドウに ccc と入力した。
Clock Conditioning Circuitry （CCC) を右クリックし、右クリックメニューから Instantiate in CLOCKS_AND_RESETS を選択した。
Congfigurator ダイアログが表示された。（名前を変更するダイアログは省略しています）
デフォルトのまま、OK ボタンをクリックした。
Clock Options PLL タブ
Input Freqency を 50 MHz に設定した。
Output Clocks タブ
Output Clock 0 の Requested Frequency を 125 MHz に設定した。
OK ボタンをクリックした。
CLKINT を CLOCKS_AND_RESETS SmartDesign に追加する。
IP Catalog の検索ウインドウに clkint と入力した。
CLKINT を右クリックし、右クリックメニューから Instantiate in CLOCKS_AND_RESETS を選択した。
CLKINT_0 が実装された。
先ほど追加した PF_CCC_C0_0 も追加されている。
CLKINT_0 の名前を変更する。
CLKINT_0 を右クリックし、右クリックメニューから Rename... を選択した。
Rename Intance ダイアログが表示された。
Name に CLKINT_REF_CLK_50MHz を入力した。
OK ボタンをクリックした。
CLKINT の名前が CLKINT_REF_CLK_50MHz に変更された。
and3 を CLOCKS_AND_RESETS SmartDesign に追加する。
IP Catalog の検索ウインドウに and3 と入力した。
AND3 を右クリックし、右クリックメニューから Instantiate in CLOCKS_AND_RESETS を選択した。
AND3_0 が実装された。
- 2024年11月08日 05:10 |
- Libero SoC
-
| トラックバック:0
-
| コメント:0
